特許

J-GLOBAL ID：200903006316564651

半導体装置の製造方法

発明者： 大松 将彦
出願人/特許権者： 日本鋼管株式会社
代理人 (1件)： 瀧野 秀雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-158453
公開番号（公開出願番号）：特開平8-031821
出願日： 1994年07月11日
公開日（公表日）： 1996年02月02日
要約：

【要約】【目的】 急峻な段差部であっても、低抵抗のチタンシリサイド層による配線層を形成し得る半導体装置の製造方法を提供することを目的とするものである。【構成】 その側壁にスペーサが形成されたゲート電極であるポリシリコン層3d,3cの層間絶縁層4や熱酸化膜4′等が被着され、ポリシリコン層3d,3c間のコンタクトホールBC3に導電性のポリシリコン層7が形成され、層間絶縁膜9等が形成された後に、ポリシリコン層とチタン層が堆積され、比較的低温による第1の急速加熱処理工程と、未反応チタンの除去工程と、比較的高温の第2の急速加熱処理工程とで急峻な段差部に低抵抗化されたチタンシリサンド層を形成する半導体装置の製造方法である。

請求項（抜粋）：

ポリシリコン層上にチタン層を形成する工程と、600°C以下の温度で急速加熱処理して、前記チタン層をシリサイド化する工程と、を含むことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/3205 ,  H01L 21/28 301 ,  H01L 21/8244 ,  H01L 27/11

FI (2件)：

H01L 21/88 Q ,  H01L 27/10 381