特許
J-GLOBAL ID：200903006334854756
電界効果トランジスタ及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-013607
公開番号（公開出願番号）：特開平6-232170
出願日： 1993年01月29日
公開日（公表日）： 1994年08月19日
要約：
【要約】【目的】 パルスゲート電圧に対するドレイン電流の立上り遅延を充分抑制できる電界効果トランジスタを得ることを目的しており、さらにこの電界効果トランジスタに適した製造方法を提供することを目的とする。【構成】 圧縮応力を有するWSiゲート電極30と、引っ張り応力を有するSiON膜8によってゲート電極30端へ応力を意図的に集中させてゲート電極30の横のGaAs基板1中に高密度の正のピエゾ電荷を発生させて表面空乏層厚を低減し、表面空乏層によるチャネル狭窄を抑制する。
請求項（抜粋）：
化合物半導体基板に形成された活性層上に直接配置されたショットキゲート電極を有する電界効果トランジスタにおいて、上記ゲート電極とオーミック電極間の基板表面近傍に正のピエゾ電荷が発生するような方向で応力がゲート電極端に集中していることを特徴とする電界効果トランジスタ。
IPC (5件)：
H01L 21/338
, H01L 29/812
, H01L 21/265
, H01L 21/302
, H01L 21/318
H01L 29/80 F
, H01L 21/265 V
, H01L 29/80 M
