特許
J-GLOBAL ID：200903006351885800
フラッシュメモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平7-200719
公開番号（公開出願番号）：特開平9-055091
出願日： 1995年08月07日
公開日（公表日）： 1997年02月25日
要約：
【要約】【課題】 本発明は、フラッシュメモリ素子を用いたフラッシュメモリ装置に関し、該メモリ装置のデータ格納に要する時間を短縮し、効率的にデータを更新することを目的とすると共に、フラッシュメモリ素子への書込み回数を低減し、該メモリ素子の交換間隔を延ばすことを目的とする。【解決手段】 フラッシュメモリ回路と、第1のバッファ回路と、第2のバッファ回路と、転送制御回路とから構成され、書込み先アドレスと新データとを一旦該第1のバッファ回路に蓄積し、一定量の新データが蓄積された後該第2のバッファ回路に転送し、該第2のバッファ回路内で該フラッシュメモリ回路に書き込む形式にデータを整えた後該フラッシュメモリ回路に転送する様、該転送制御回路が制御することを特徴とするフラッシュメモリ装置。
請求項（抜粋）：
書込みに際し、既に格納されているデータを一旦消去した後新データをフラッシュメモリ回路に書き込むフラッシュメモリ装置において、データバスにより接続される第1のバッファ回路と、第2のバッファ回路と、フラッシュメモリ回路とから構成され、新データを一旦第1のバッファ回路に格納し、該第1のバッファ回路に一定量の新データが蓄積された時点で該新データを第2のバッファ回路に転送し、該第2のバッファ回路内でフラッシュメモリ回路への書込み形式にデータを整え、該第2のバッファ回路から該フラッシュメモリ回路に該データを転送することを特徴とするフラッシュメモリ装置。
IPC (2件)：
FI (2件)：
G11C 17/00 309 F
, G06F 12/08 C
