特許

J-GLOBAL ID：200903006363992483

半導体装置及びその製造方法

発明者： 宮永 績 ,  栗本 一実 ,  岡田 英子
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-249002
公開番号（公開出願番号）：特開平7-106567
出願日： 1993年10月05日
公開日（公表日）： 1995年04月21日
要約：

【要約】【目的】 入出力部トランジスタにおいてシリサイドゲートを有し、かつ高静電破壊耐圧を保持させる。【構成】 NchMOSトランジスタの多結晶シリコンゲート16、ドレイン領域17、ソース領域18上にはTiシリサイド膜19、20、21、22、23が形成されている。Tiシリサイド膜22、23上にはそれぞれ金属配線24、25とのコンタクトが形成されており、金属配線24は入出力端子に、金属配線25は、VSS端子に接続されている。ここで、Tiシリサイド膜20、22下のドレイン領域の間に拡散抵抗35を設けるためにTiシリサイド膜20と22は完全に分離させる。同様にソース領域18上のTiシリサイド膜21と23も分離させる。この構成で、入出力端子にサージが印加されても拡散抵抗35および36がサージ放電のエネルギーを吸収するので、高い静電破壊耐圧が得られる。

請求項（抜粋）：

ドレインおよびソース領域とゲートを有する電界効果型トランジスタにおいて、前記ゲート上と前記ゲートに隣接するドレイン領域表面がシリサイド化され、前記シリサイド化されたドレイン領域がシリサイド化されていないドレイン領域を介して金属配線に接続されたことを特徴とする半導体装置。

IPC (6件)：

H01L 29/78 ,  H01L 21/28 301 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/088

FI (3件)：

H01L 29/78 301 K ,  H01L 27/04 H ,  H01L 27/08 102 F