特許
J-GLOBAL ID：200903006380086259
基板のテスト治具設計方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
吉田 研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-122275
公開番号（公開出願番号）：特開平7-333296
出願日： 1994年06月03日
公開日（公表日）： 1995年12月22日
要約：
【要約】【目的】 基板のテスト時に基板が受けるテスト用プローブピン圧力を基板上で均一にし、基板や実装部品を損傷させずに基板と前記プローブピンとの接触を安定させて良好な基板のテストを実現する基板のテスト治具設計方法を提供する。【構成】 プローブピン配置ステップ(S4)で基板2上の信号ライン毎にテスト用プローブピン1を配置する。そして、2領域分割ステップ(S6)〜(S8)で前記基板面を2分割領域3、4に分割する。続いて、プローブピン移動配置ステップ(S9)〜(S11)で前記基板2上に配置された前記テスト用プローブピン1が2分割領域3、4で同一本数になるように前記テスト用プローブピン1を同一信号ライン上で移動配置する。さらに、繰返し実行ステップで、2領域分割及びプローブピン移動配置を所定回数繰返し行い、基板のテスト時に前記基板全面を均一に押圧するテスト治具を設計する。
請求項（抜粋）：
基板の検査を行う基板のテスト治具設計方法において、基板上の信号ライン毎にテスト用プローブピンを配置するプローブピン配置ステップと、前記基板を2領域に分割する2領域分割ステップと、前記基板上に配置された前記テスト用プローブピンが各領域で同一本数になるように前記テスト用プローブピンを同一信号ライン上で移動配置するプローブピン移動配置ステップと、前記2領域分割ステップと前記プローブピン移動配置ステップとを所定回数繰返し実行する繰返し実行ステップと、を含むことを特徴とする基板のテスト治具設計方法。
IPC (2件)：
FI (2件)：
G01R 31/28 K
, G06F 15/60 450
