特許
J-GLOBAL ID：200903006387150980
逆量子化・逆DCT回路
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-228105
公開番号（公開出願番号）：特開平10-070721
出願日： 1996年08月29日
公開日（公表日）： 1998年03月10日
要約：
【要約】【課題】 逆量子化または量子化で用いる乗算器の個数が多く、またその乗算回数が多い。【解決手段】 逆量子化レベル値に重み係数と量子化スケール値を乗算し、2次元逆DCTを施す逆量子化・逆DCT回路において、第1段階の処理で、量子化スケール値と重み係数用メモリ102の重み係数を乗算器104において乗算し、乗算結果をバッファメモリ105に格納しておき、第2段階の処理で、量子化スケール値×重み係数の乗算結果と入力の逆量子化レベル値を乗算器104において乗算し、その乗算結果を1次元逆DCT部107により行方向の1次元逆DCTを行い、第3段階の処理で、1次元逆DCT部107により列方向の1次元逆DCTを行った結果を出力する構成とする。
請求項（抜粋）：
入力データに重み係数と量子化スケール値を乗算する量子化または逆量子化回路であって、重み係数を保持し、マクロブロックタイプにより2種類の係数群から1つの係数群を選択し順次データを出力する第1のメモリと、第1及び第2のセレクタと、乗算器と、乗算結果を保持するための第2のメモリを具備し、第1のメモリの出力と入力データを第1のセレクタの入力とし、前記量子化スケール値と第2のメモリの出力を第2のセレクタの入力とし、第1のセレクタの出力と第2のセレクタの出力を前記乗算器の入力とし、前記乗算器の出力を第2のメモリの入力とし、第1段階の処理において、第1のセレクタにより第1のメモリから順次読み出される出力を選択し、第2のセレクタにより前記量子化スケール値を選択して前記乗算器に入力して得られた乗算結果を第2のメモリに格納し、第2段階の処理において、第1のセレクタにより入力データを選択し、第2のセレクタにより第2のメモリから順次読み出される出力を選択して前記乗算器に入力して得られた乗算結果を出力とすることを特徴とする量子化または逆量子化回路。
IPC (4件)：
H04N 7/30
, G06F 17/14
, H03M 7/30
, H04N 1/41
H04N 7/133 Z
, H03M 7/30 A
, H04N 1/41 B
, G06F 15/332 S
