半導体装置

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平4-096527
公開番号（公開出願番号）：特開平5-299604
出願日： 1992年04月16日
公開日（公表日）： 1993年11月12日
要約：

【要約】【目的】 DRAMにおける、セル面積を縮小し、メモリの集積度を向上することを目的とする。【構成】半導体基板1上に存在する。メモリセルのデータ保持用の容量部の第1容量電極4となる導電体層上にメモリセルのトランスファーゲートなるMOS型トランジスタのチャンネル領域と、MOS型トランジスタの片方の電極が存在する構成となっている半導体装置。【構成】半導体基板で、メモリセルのトランスファーゲートとなるMOS型トランジスタの一方の電極とチャンネル領域の平面積が削減され、メモリセル面積が20%程低減する。

請求項（抜粋）：

第1の導電型半導体基板上に,MOS型トランジスタの一方の電極でありメモリセルのビット線の接続領域となる第2の導電型の拡散領域と、前記半導体基板に一端が接して絶縁領域上に形成されて、前記MOS型トランジスタのチャンネル領域となる第1の導電型領域を有しかつ前記MOS型トランジスタの電極でありメモリセルの第1の容量電極となる第2の導電型領域を有する第1の導電体層と、第2の容量電極となる第2の導電体層と、前記MOS型トランジスタのゲート電極およびメモリセルのワード線となる第3の導電体層を有することを特徴とする半導体装置。

引用特許：

審査官引用 (3件)

特開平3-274762
特開昭61-140168
特開平4-286128

前のページに戻る