半導体集積回路装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：内原晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-267414
公開番号（公開出願番号）：特開平5-110003
出願日： 1991年10月16日
公開日（公表日）： 1993年04月30日
要約：

【要約】【目的】CMOSにおいて、n型とp型のMOSトランジスタそれぞれが最適なトランジスタ構造とする。【構成】シリコン基板1上にn型及びp型MOSトランジスタのゲート電極5a,5bを有する半導体装置において、n及びpチャンネル領域にn+ 及びp- 拡散層を形成し、異方性の反応性エッチングによりゲート電極5a,5b側面に第1の酸化膜からなる側壁9aを形成しnチャンネル領域にイオン注入する。さらに、ゲート電極5b側面の第1の側壁9aの外側に第2の酸化膜からなる側壁9bを形成しpチャンネル領域にイオン注入する。その後、熱処理によりn型及びp型MOSトランジスタのソース及びドレイン領域、すなわちn+ 拡散層10及びp+ 拡散層11を形成する。

請求項（抜粋）：

半導体基板上にnチャネルおよびpチャネルの両絶縁ゲート型電界効果トランジスタを有し、前記nチャンネルおよびpチャンネルの絶縁ゲート型電界効果トランジスタのゲート電極が、ソースおよびドレイン領域形成に対して自己整合的に、前記ゲート電極の側面に絶縁膜から構成された側壁を有する半導体集積回路装置において、前記nチャンネルおよびpチャンネルの絶縁ゲート型電界効果トランジスタがゲート電極幅に応じてそれぞれが幅の異なる前記側壁を有することを特徴とする半導体集積回路装置。

IPC (2件)：

H01L 27/092 , H01L 27/06

FI (3件)：

H01L 27/08 321 C , H01L 27/06 321 H , H01L 27/08 321 E

引用特許：

審査官引用 (4件)

特開平1-283956
特開平3-041763
特開昭61-005571

全件表示

前のページに戻る