特許
J-GLOBAL ID：200903006463345094
出力回路
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平5-270028
公開番号（公開出願番号）：特開平7-105696
出願日： 1993年10月01日
公開日（公表日）： 1995年04月21日
要約：
【要約】【目的】 比較的大きな動作電流を要するレベル設定回路を設けることなく、出力信号の特に内部回路の安定動作に比較的大きな影響を与える基板電位側の振幅を圧縮し、そのピーク電流を抑制する。この結果、消費電流の増大を抑えつつ、多ビット構成を採るマスクROM等の高速化を推進し、その動作を安定化する。【構成】 マスクROM等の出力回路つまり単位データ出力バッファUOB0等に、次の読み出しデータが出力される直前に回路の出力端子つまりデータ出力端子D0等を基板電位としても使用される回路の接地電位側に偏った所定レベルにプリチャージするプリチャージ回路を追加し、このプリチャージ回路を、そのゲート及びドレインが回路の出力端子に結合されるMOSFETN3と、このMOSFETN3のソースと回路の接地電位との間に設けられ上記所定のタイミングで選択的にオン状態されるMOSFETN4とをもとに構成する。
請求項（抜粋）：
第1の電源電圧と回路の出力端子との間に設けられる第1の駆動手段と、上記回路の出力端子と第2の電源電圧との間に設けられる第2の駆動手段と、上記第1及び第2の駆動手段がオフ状態とされる所定のタイミングで上記回路の出力端子を第2の電源電圧側に偏った所定のレベルにプリチャージするプリチャージ回路とを含むことを特徴とする出力回路。
IPC (2件)：
FI (2件)：
G11C 17/00 306 B
, G11C 11/34 354 A
