特許

J-GLOBAL ID：200903006467720353

半導体装置の作製方法

発明者： 東郷 仁麿 ,  森下 啓子 ,  若林 信一 ,  豊田 幸雄
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-311824
公開番号（公開出願番号）：特開平6-163403
出願日： 1992年11月20日
公開日（公表日）： 1994年06月10日
要約：

【要約】【構成】 GaAs基板11上にAlGaAs障壁層(12と14)と多重量子井戸層13からなる積層構造を形成した後、SiO2 膜をプラズマCVD法で堆積し、次にSiO2 膜上にレジストを塗布し電子ビーム露光により、GaAs基板にストライプパターンを形成し、エッチングマスク15を形成する。このパターン15を用いて、AlGaAs第1障壁層が残るように調節しながら垂直にエッチングを行う。次にSiO2 エッチングマスクを除去する。試料に水素ガスを照射しながら600°C以上に約10分間加熱したのち,MBE埋め込み成長を行うことにより量子細線16が得られる。【効果】 量子細線(箱)構造のエッチング底面をAlGaAsとすることにより,エッチング側面のMBE埋め込み成長後の界面の非発光再結合中心が減少し,高品質の量子細線(箱)構造を得る。

請求項（抜粋）：

エッチング底面がAl<SB>x</SB>Ga<SB>1-x</SB>As(0<x≦1)からなる半導体微細構造をAl<SB>x</SB>Ga<SB>1-x</SB>As(0<x≦1)で埋め込み成長をする工程を有する半導体装置の作製方法。

IPC (4件)：

H01L 21/20 ,  H01L 21/203 ,  H01L 33/00 ,  H01S 3/18