特許
J-GLOBAL ID：200903006468443663

情報処理システム

発明者：
中川 英悟

中川 英悟 について


出願人/特許権者：
富士ゼロックス株式会社

富士ゼロックス株式会社 について


代理人 (1件)： 澤田 俊夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-054137
公開番号（公開出願番号）：特開2000-252814
出願日： 1999年03月02日
公開日（公表日）： 2000年09月14日
要約：
【要約】【課題】 一連の処理を構成する一部の処理モジュールを部分書き換え可能なプログラマブル論理回路上で実行するに際し、プログラム論理回路の再構成によるオーバーヘッドを減少して処理時間を短縮化する。【解決手段】 情報処理システムは、部分書き換え可能なプログラマブル論理回路を備え、ソフトウェア・モジュールと同じ処理を実現するための回路に再構成して高速処理する。プログラマブル論理回路上に再構成するための回路情報で記述される処理モジュールは「ハードウェア・モジュール」と呼ばれる。ソフトウェア・モジュールと同一の処理を実現するがプログラマブル論理回路上に再構成すると形状が異なる複数のハードウェア・モジュールを蓄積手段に格納しておく。部分的書き換えを行なうときには、プログラマブル論理回路中の空き領域の形状に適合するハードウェア・モジュールを優先的に使用する。
請求項（抜粋）：
複数の処理モジュールからなる一連の処理を実行するための情報処理システムであって、各処理モジュールがプログラム言語で記述されたソフトウェア・モジュールで構成されるプログラムの形態で一連の処理を受容するプログラム受容手段と、ソフトウェア・モジュールを実行可能なプロセッサと、回路情報で記述されたハードウェア・モジュールに従って部分書き換え可能なプログラマブル論理回路と、ソフトウェア・モジュールと同じ処理を前記プログラマブル論理回路上で再構成するための回路情報で記述されるハードウェア・モジュールを蓄積する蓄積手段と、一連の処理を構成する各処理モジュールのうちハードウェア・モジュールによって実行すべきものを決定する実行モジュール決定手段と、前記実行モジュール決定手段によって決定されたハードウェア・モジュールを前記蓄積手段から取り出して前記プログラマブル論理回路上に再構成するハードウェア・モジュール取得手段とを備え、前記蓄積手段は、同一の処理を実現するが前記プログラマブル論理回路上に再構成すると形状が異なる複数のハードウェア・モジュールを用意し、前記ハードウェア・モジュール取得手段は、前記プログラマブル論理回路のハードウェア構成可能領域に適合する形状を持つハードウェア・モジュールを優先的に取り出す、ことを特徴とする情報処理システム。
IPC (4件)：
H03K 19/177 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822
FI (3件)：
H03K 19/177 ,  H01L 21/82 A ,  H01L 27/04 U
Fターム (17件)：
5F038CA04 ,  5F038DF01 ,  5F038DF04 ,  5F038DF05 ,  5F038EZ20 ,  5F064AA07 ,  5F064BB09 ,  5F064BB12 ,  5F064FF04 ,  5F064FF36 ,  5F064FF52 ,  5F064HH06 ,  5J042AA10 ,  5J042BA11 ,  5J042CA00 ,  5J042CA20 ,  5J042DA03
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM