特許

J-GLOBAL ID：200903006469052374

アクセス競合を防ぐ装置および方法

発明者： エリック・イー・ハガーステン ,  マーク・ドナルド・ヒル
出願人/特許権者： サン・マイクロシステムズ・インコーポレーテッド
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平9-187269
公開番号（公開出願番号）：特開平10-187527
出願日： 1997年06月30日
公開日（公表日）： 1998年07月21日
要約：

【要約】 (修正有)【課題】 複数の記憶データ・オブジェクトを有し、複数のスレッドを同時に動作させることができるコンピュータ・システム内でアクセス競合を防ぐ。【解決手段】 複数の動的ロック構造要素を有する動的ロック構造を備え、また、第1の複数の記憶データ・オブジェクトのうちの第2の複数の記憶データ・オブジェクトをマッピング関数に従って複数の動的ロック構造要素のうちの第1の動的ロック構造要素にマップする。第1の動的ロック構造要素は、第3の複数の記憶データ・オブジェクトの識別表示を記憶するように構成される。第3の複数の記憶データ・オブジェクトは、アクセスされている第2の複数の記憶データ・オブジェクトのサブセットを表し、したがって記憶データ・オブジェクトに現在アクセスしているスレッド以外のスレッドは、動的ロック構造内に記憶されているその識別表示を有する記憶データ・オブジェクトにアクセスすることができない。

請求項（抜粋）：

第1の複数の記憶データ・オブジェクトを有し、複数のスレッドを同時に動作させることができるコンピュータ・システム内で、前記複数のスレッドのうちの2つ以上のスレッドが前記第1の複数の記憶データ・オブジェクトの1つに同時にアクセスすることを許可された場合に起こるアクセス競合を防ぐ装置において、前記第1の複数の記憶データ・オブジェクトの数よりも数が少ない複数の動的ロック構造要素であって、前記第1の複数の記憶データ・オブジェクトのうちの第2の複数の記憶データ・オブジェクトが、マッピング関数に従って前記複数の動的ロック構造要素のうちの第1の動的ロック構造要素にマップし、前記マッピング関数が、前記第1の動的ロック構造要素にマップする前記第2の複数の記憶データ・オブジェクトのうちのただ1つの記憶データ・オブジェクトが前記複数のスレッドのうちの1つのスレッドによって所与の時点においてアクセスされるようにする、複数の動的ロック構造と、現在アクセスされている前記第2の複数の記憶データ・オブジェクトのサブセットを表す第3の複数の記憶データ・オブジェクトの識別表示を記憶し、それにより現在前記記憶データ・オブジェクトにアクセスしているスレッド以外のスレッドが、前記動的ロック構造内に記憶されているその識別表示を有する記憶データ・オブジェクトにアクセスすることができない、前記第1の動的ロック構造要素に関連する記憶機能とを含んでいるアクセス競合を防ぐ装置。

IPC (2件)：

G06F 12/00 572 ,  G06F 9/46 340

FI (2件)：

G06F 12/00 572 A ,  G06F 9/46 340 F