特許

J-GLOBAL ID：200903006472928868

プロセッサ

発明者： 長谷部 朋哉
出願人/特許権者： 松下電器産業株式会社
代理人 (8件)： 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  手島 勝 ,  藤田 篤史
公報種別：公開公報
出願番号（国際出願番号）：特願2002-309276
公開番号（公開出願番号）：特開2004-145605
出願日： 2002年10月24日
公開日（公表日）： 2004年05月20日
要約：

【課題】命令ROMとデータメモリと拡張メモリと外部I/Fをもつプロセッサにおいて、外部から拡張メモリにプログラムが追加された場合において、追加されたプログラムによる命令ROMに対する不正読み出しやデータメモリに対する不正読み書きを防止する機構を提供する。【解決手段】CPUが処理を行う命令のプログラムカウンタの属する領域ごとに動作モードを設け、その動作モードごとに各領域へのアクセス制限を設ける。不正アクセスを検出する不正アクセス検出回路221〜223によって、不正なアクセスを検出した場合には割り込みを発生させて、処理を中止させることによって、追加されたプログラムによる不正アクセスを防ぐ。【選択図】 図1

請求項（抜粋）：

外部とのデータのやりとりを行う外部I/Fと、 プログラムを格納する命令ROMと、 データを格納するデータメモリと、 前記外部I/Fを経由して追加されたプログラムを格納する拡張メモリと、 前記命令ROMおよび前記拡張メモリに格納されたプログラムを実行するCPUと、 前記CPUが実行している命令のプログラムカウンタ値に基づいて実行領域を判定する実行領域判定回路と、 前記実行領域判定回路による判定結果に従って動作モードを決定するモード決定回路と、 前記モード決定回路によって決定された動作モードとアクセスアドレスとによって許可されないアクセスが発生した場合に割り込み要求を出力する不正アクセス検出回路とを備える ことを特徴とするプロセッサ。

IPC (3件)：

G06F12/14 ,  G06F1/00 ,  G06K19/073

FI (3件)：

G06F12/14 310H ,  G06F9/06 660L ,  G06K19/00 P

Fターム (10件)：

5B017AA01 ,  5B017BA01 ,  5B017BA06 ,  5B017CA11 ,  5B017CA14 ,  5B035BB09 ,  5B035CA11 ,  5B035CA23 ,  5B035CA38 ,  5B076FB02