特許
J-GLOBAL ID：200903006474744667
並列処理方法及び装置、並びにそれを用いた外観検査装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平10-212785
公開番号（公開出願番号）：特開2000-047995
出願日： 1998年07月28日
公開日（公表日）： 2000年02月18日
要約：
【要約】【課題】 各プロセッサへのデータ分配を効率良く行ない、プロセッサの高稼働率を維持する。【解決手段】 入力データDはデータ入力部1で部分データAに区分され、バス2を介してPE(プロセッサエレメント)6に転送される。各PE6、例えばPE6bは、優先順位で上位のPE6aの送信部9から送信されるデータ入力許可信号Cを受信しており、このデータ入力許可信号Cがデータ取込み許可を表しているとき、データバス2からの部分データAを入力I/F11から取り込み、プロセッサ7でメモリ8を用いて演算処理する。処理された部分データAは、出力I/F12からバス3を介してデータ出力部5に転送される。PE6bは、データ入力待ち状態やデータ取込み状態,データ処理状態などの自己の状態を表わすデータ入力許可信号Cを送信部9から優先順位が下位のPE6cに送信する。
請求項（抜粋）：
複数のプロセッサエレメントを用い、入力データを夫々のプロセッサエレメントに割り当てて処理するようにした並列処理方法において、夫々の該プロセッサエレメントに優先順位を割り当てて、該プロセッサエレメントは夫々、自己の状態と自己よりも優先順位が上位のプロセッサエレメントの状態とに応じて、該入力データを取り込んで処理することが許可されるようにしたことを特徴とする並列処理方法。
Fターム (4件)：
5B045AA01
, 5B045BB12
, 5B045EE12
, 5B045GG02
