特許

J-GLOBAL ID：200903006534565937

DRAMセル、DRAM、及びその製造方法

発明者： ヨン・ゴン・ジョン ,  ユ・チャン・ジョン
出願人/特許権者： エルジイ・セミコン・カンパニイ・リミテッド
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平9-099587
公開番号（公開出願番号）：特開平10-050864
出願日： 1997年04月03日
公開日（公表日）： 1998年02月20日
要約：

【要約】【課題】 キャパシタの段差を少なくし、面積を最小にして素子の集積度及び信頼性を向上させたDRAMセル、DRAM、及びその製造方法を提供する。【解決手段】 第1トランジスタと、第1トランジスタのソース、ドレインのいずれか1つにゲートが連結される第2トランジスタと、第2トランジスタのゲートに連結される下部電極と前記第2トランジスタのソース、ドレインのいずれか1つに連結される上部電極を有するキャパシタとから構成される。

請求項（抜粋）：

ゲート、ソース、ドレインを有する第1トランジスタと、ソース、ドレイン、ゲートを有し、前記第1トランジスタのソース、ドレインのいずれか1つにゲートが連結される第2トランジスタと、前記第2トランジスタのゲートに連結される下部電極、及び前記第2トランジスタのソースとドレインとのいずれか1つに連結される上部電極を有するキャパシタと、を備えることを特徴とするDRAMセル。

IPC (3件)：

H01L 21/8242 ,  H01L 27/108 ,  G11C 11/401

FI (2件)：

H01L 27/10 321 ,  G11C 11/34 352 Z