特許

J-GLOBAL ID：200903006543024256

内部クロック信号発生回路、位相比較器、および内部クロック信号発生回路の試験方法

発明者： 久家 重博
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-302804
公開番号（公開出願番号）：特開2000-132266
出願日： 1998年10月23日
公開日（公表日）： 2000年05月12日
要約：

【要約】【課題】 小面積で、高精度かつ広範囲の周波数に適用可能な内部クロック信号発生回路、位相比較器および内部クロック信号発生回路の試験方法を提供する。【解決手段】 本発明に係る内部クロック信号発生回路は、微小に遅延量を変化させる微小遅延段10と、大きく遅延量を変化させる遅延段20とで構成する。微小遅延段10は、制御回路50の出力する制御信号R(0)、...に応答して、遅延量を微調整する。遅延段20は、比較的大きな遅延を実現する複数の固有遅延回路を含む。制御回路50の制御に基づき、微小遅延段10に接続すべき固有遅延回路が選択される。これにより、非常に小さい面積で広範囲の周波数に適用可能となる。

請求項（抜粋）：

外部から与えられる外部クロック信号に位相同期した内部クロック信号を発生する内部クロック信号発生回路であって、前記外部クロック信号と前記内部クロック信号との位相差を検出する位相差検出手段と、前記検出した位相差に応じて第1の時間幅で遅延量が変更可能であり、前記外部クロック信号を遅延させて出力する第1の遅延手段と、前記検出した位相差に応じて前記第1の時間幅より大きい第2の時間幅で遅延量が変更可能であり、前記第1の遅延手段の出力を遅延させて前記内部クロック信号として出力する第2の遅延手段とを備える、内部クロック信号発生回路。

IPC (5件)：

G06F 1/10 ,  G06F 1/04 301 ,  H03K 5/26 ,  H03L 7/00 ,  H03K 5/13

FI (5件)：

G06F 1/04 330 A ,  G06F 1/04 301 F ,  H03K 5/26 G ,  H03L 7/00 D ,  H03K 5/13

Fターム (45件)：

5B079BA20 ,  5B079BB10 ,  5B079BC02 ,  5B079BC03 ,  5B079CC02 ,  5B079CC14 ,  5B079DD06 ,  5B079DD13 ,  5B079DD20 ,  5J001AA04 ,  5J001BB00 ,  5J001BB01 ,  5J001BB02 ,  5J001BB10 ,  5J001BB11 ,  5J001BB12 ,  5J001BB14 ,  5J001BB23 ,  5J001BB24 ,  5J001DD05 ,  5J039JJ07 ,  5J039JJ11 ,  5J039KK02 ,  5J039KK04 ,  5J039KK10 ,  5J039KK13 ,  5J039KK26 ,  5J039KK27 ,  5J039MM03 ,  5J039MM16 ,  5J106AA03 ,  5J106CC26 ,  5J106CC59 ,  5J106DD24 ,  5J106DD43 ,  5J106DD46 ,  5J106GG10 ,  5J106HH02 ,  5J106JJ06 ,  5J106KK03 ,  5J106KK06 ,  5J106KK25 ,  5J106KK32 ,  5J106KK37 ,  5J106KK38