特許

J-GLOBAL ID：200903006552744199

バイポーラ型半導体装置及びその製造方法

発明者： 藤本 晴彦
出願人/特許権者： アルプス電気株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2001-025336
公開番号（公開出願番号）：特開2002-231932
出願日： 2001年02月01日
公開日（公表日）： 2002年08月16日
要約：

【要約】【課題】 エミッタ・ベース接合面におけるリークと、ベースからエミッタへのリーク電流を共に抑えながら、真性ベースおよび外部ベースの抵抗を低減し、高速性と低リーク電流の両特性を備えたバイポーラ型半導体装置を提供する。【解決手段】 エミッタ電極の外周に設ける側壁状のサイドウォールを2重構造とすることで、外部ベース領域の金属シリサイド膜形成と、エピタキシャル成長によるエミッタ層の形成を同時に実現した。これらの手段により、ベース層不純物の高濃度化により真性ベースを、金属シリサイド膜により外部ベース領域を、共に低抵抗化でき、高速性能に優れ、且つ低リークのバイポーラ型半導体装置を提供できる。

請求項（抜粋）：

シリコン基板上に、コレクタ層、ベース層、エミッタ層が順に形成され、該エミッタ層上の一部に、その外周にサイドウォールを有する島状のエミッタ電極が形成されたバイポーラ型半導体装置であって、前記サイドウォールは前記エミッタ電極に接する第1のサイドウォールと、該第1のサイドウォールの外周の第2のサイドウォールからなり、前記エミッタ層はエピタキシャル成長により形成されて、前記エミッタ電極と前記第1のサイドウォールを含む領域の直下のエミッタと、該エミッタの周囲の外因性部分とからなり、前記ベース層は、前記エミッタ直下の真性ベースと該真性ベース周囲の外部ベースとからなり、前記第2のサイドウォールの外側の、前記外因性部分の表面に金属シリサイド膜が形成されており、該金属シリサイド膜とベース電極が接続されていることを特徴とするバイポーラ型半導体装置。

IPC (3件)：

H01L 29/732 ,  H01L 21/331 ,  H01L 29/737

FI (2件)：

H01L 29/72 S ,  H01L 29/72 H

Fターム (13件)：

5F003BB05 ,  5F003BB08 ,  5F003BC07 ,  5F003BC08 ,  5F003BE07 ,  5F003BE08 ,  5F003BF06 ,  5F003BF90 ,  5F003BG06 ,  5F003BH07 ,  5F003BM01 ,  5F003BP21 ,  5F003BP31