特許

J-GLOBAL ID：200903006566358860

トリガ信号発生回路

発明者： 松川 隆也
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山内 梅雄
公報種別：公開公報
出願番号（国際出願番号）：特願平4-074532
公開番号（公開出願番号）：特開平5-276022
出願日： 1992年03月30日
公開日（公表日）： 1993年10月22日
要約：

【要約】【目的】 トリガ信号の発生タイミングを遅らせたい場合に、余分なトリガ信号が出力されないようにする。【構成】 クロックを入力としてカウントアップし、トリガ信号を出力するカウンタ3と、このトリガ信号のマスク要求を出力するCPU1と、このCPU1のマスク要求を記憶するフリップフロップ4と、このフリップフロップ4の正転出力信号をカウンタ3の出力信号によりラッチするフリップフロップ5と、このフリップフロップ5から出力されるマスク要求信号11とカウンタ3から出力されるトリガ信号10とを入力するアンド回路6とにより構成される。これによりカウンタ3から出力される最初のトリガ信号がマスクされる。

請求項（抜粋）：

クロックを入力としてカウントアップし、カウントアウトしたときにトリガ信号を出力するカウンタと、カウント開始信号を前記カウンタに出力するとともに、前記トリガ信号をリセット信号として入力するラッチ回路と、前記トリガ信号の発生タイミングの変更要求とともに最初のトリガ信号のマスク要求を出力する発生タイミング変更手段と、この発生タイミング変更手段からマスク要求が出力されたときに前記カウンタから出力される最初のトリガ信号をマスクするトリガ信号マスク手段とを具備したことを特徴とするトリガ信号発生回路。