特許
J-GLOBAL ID：200903006586043254
ワンタイムPROM
発明者：
出願人/特許権者：
代理人 (1件)：
川口 義雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-027965
公開番号（公開出願番号）：特開平5-226599
出願日： 1992年02月14日
公開日（公表日）： 1993年09月03日
要約：
【要約】 (修正有)【目的】 未書き込み状態においてアドレスデコード信号のテストを行うことが可能でありデータ書き込み時間の短いヒューズROMタイプOTPを提供する。【構成】 アドレスデコード信号のテストを行う場合、ラッチ回路3を導通状態とし、アドレスデコード部2からのアドレスデコード信号がワード線とラッチ回路3を通じてデータバス4に出力されるようにする。書き込みを行う場合にはラッチ回路3にデータバス4からの書き込みデータをラッチさせる。各ラッチ回路が出力するデータはワード線を通じて各トランジスタ11のゲートに印加される。ラッチ回路の出力する書き込みデータの値によって各トランジスタのオン/オフが決定され、ビット線BL1にハイレベルの電圧を印加すると、ビット線BL1に接続されたヒューズ部12のうち、オンオフトランジスタに接続されているフューズはそれに対応して破壊され、或は破壊されず非導通となりこれにより“1”または“0”のデータが書き込まれる。
請求項（抜粋）：
ヒューズタイプのメモリ部と該メモリ部の各ワード線にアドレスデコード信号を出力するアドレスデコード部とを含むワンタイムPROMであって、前記各ワード線とデータバスとの間にそれぞれ設けられており第1の信号が与えられたときに導通して前記アドレスデコード信号を前記データバスに出力する読み出し回路と、前記各ワード線と前記データバスとの間にそれぞれ設けられており第2の信号が与えられたときに前記データバスからデータを取り込んでラッチし、ラッチした前記データをワード線に出力するラッチ回路とを備えていることを特徴とするワンタイムPROM。
IPC (3件)：
H01L 27/10 431
, H01L 21/82
, H01L 27/04
