特許
J-GLOBAL ID：200903006587933652
DCブロック回路および通信装置
発明者：
出願人/特許権者：
代理人 (1件)：
田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-382033
公開番号（公開出願番号）：特開2003-188047
出願日： 2001年12月14日
公開日（公表日）： 2003年07月04日
要約：
【要約】【課題】 反射特性と通過損失特性とをともに広帯域に渡って良好にすることができないという課題があった。【解決手段】 誘電体基板1の一方の面に実装され、電気信号を通過する線路3と、線路3上に設けられ、線路3で形成されたインターデジタルキャパシタ6と、インターデジタルキャパシタ6を誘電体基板1とともに挟むように設けられ、インターデジタルキャパシタ6と並列になるように線路3に接続されたチップキャパシタ4とを備えるようにする。
請求項（抜粋）：
誘電体基板の一方の面に実装され、電気信号を通過する線路と、上記線路上に設けられ、上記線路で形成されたインターデジタルキャパシタと、上記インターデジタルキャパシタを上記誘電体基板とともに挟むように設けられ、上記インターデジタルキャパシタと並列になるように上記線路に接続されたチップキャパシタとを備えることを特徴とするDCブロック回路。
Fターム (11件)：
5E082AB02
, 5E082AB03
, 5E082BB07
, 5E082BC14
, 5E082CC01
, 5E082DD15
, 5E082EE04
, 5E082EE23
, 5E082FF05
, 5E082MM22
, 5E082MM24
