特許
J-GLOBAL ID：200903006603013119
演算増幅器
発明者：
出願人/特許権者：
代理人 (1件)：
前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-020650
公開番号（公開出願番号）：特開平9-284064
出願日： 1997年02月03日
公開日（公表日）： 1997年10月31日
要約：
【要約】【課題】 低電圧電源でも確実にCLASS-AB動作する演算増幅器を実現する。【解決手段】 第1差動電流増幅回路5と第2差動電流増幅回路6との2つの入力段が備えられる。第1差動電流増幅回路5と第1カレントミラー回路7とにより、出力バッファ回路22のNMOSトランジスタ11が駆動される。第2差動電流増幅回路6から出力される電流は、第3及び第4電流源3、4とDCレベル分離回路8とにより構成される電流折返し回路50で折り返される。第2カレントミラー回路9は、折り返された電流に基いて電流を流し、この電流が出力バッファ回路22のPMOSトランジスタ10のゲートに与えられる。前記電流折返し回路は極く小さい電圧で動作可能であるので、前記出力バッファ回路22のPMOSトランジスタ10のゲート- ソース間電圧は大きな値に確保される。従って、低電圧の電源を用いても確実にCLASS-AB動作が可能である。
請求項（抜粋）：
所定電圧を持つ第1の電源と、前記所定電圧とは異なる電圧を持つ第2の電源と、前記第1の電源に接続される第1極性のトランジスタと、前記第2の電源に接続される第2極性のトランジスタとを直列に接続した直列回路より成り、その直列接続点に出力端子を持つ出力バッファ回路とを備え、入力される差動信号により前記両トランジスタを駆動するCLASS-AB級の演算増幅器であって、所定極性のトランジスタで構成され、且つ前記差動信号が入力されてこの差動信号を増幅する,前記第2極性のトランジスタを駆動するための第1差動電流増幅回路と、前記第1極性のトランジスタを駆動するためにその電流制御端子に与える電圧を生成するレベルシフト回路とを備え、前記レベルシフト回路は、一定電流を流す定電流源と、前記定電流源から一定電流を受けると共に、前記第1差動電流増幅回路を構成するトランジスタと同一極性のトランジスタで構成され、且つ前記差動信号が入力されてこの差動信号を増幅する第2差動電流増幅回路と、前記第2差動電流増幅回路と前記第2の電源との間に接続され且つこの第2差動電流増幅回路の出力電流を折り返す電流折返し回路と、前記第1の電源と前記電流折返し回路との間に接続され、この折返し回路の出力電流に基いた値の電流を流し、この電流を前記第1極性のトランジスタの電流制御端子に与えるカレントミラー回路とを備えたことを特徴とする演算増幅器。
IPC (2件)：
FI (2件)：
H03F 3/45 A
, H03F 3/68 Z
