特許

J-GLOBAL ID：200903006609285943

半導体装置の製造方法

発明者： 斉藤 和美
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-227702
公開番号（公開出願番号）：特開2002-043246
出願日： 2000年07月27日
公開日（公表日）： 2002年02月08日
要約：

【要約】【課題】目的形状を有した所望の深さの所定のトレンチを容易に成する製造方法を提供する。【解決手段】所望の深さの1/3程度でSiエッチグの中断して第1段階のトレンチ105aを形成し、バイアスパワーの印加のもとにArによりトレンチ105a底部に乗っているパーティクル123a,付着した異状堆積物124aを除去する。その後、Siエッチングを再開する。

請求項（抜粋）：

ハードマスクをマスクにして、エッチングチャンバ内で、ハロゲン元素を含んでなるエッチングガスにより、半導体基板に設けられた同一の材料を異方性エッチングして、該材料に所望の深を有した所定の開口部を形成する半導体装置の製造方法であって、前記異方性エッチングが前記所望の深さに達する前に、該異方性エッチングを中断し、前記半導体基板にバイアスパワーを加えながら、窒素ガスおよび不活性ガスの少なくとも一方を含んだクリーニングガスにより、途中段階の開口部の底面を清浄にする清浄化工程を少なくとも1回有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/28 ,  H01L 21/3065 ,  H01L 21/76 ,  H01L 21/768

FI (4件)：

H01L 21/28 V ,  H01L 21/302 N ,  H01L 21/76 L ,  H01L 21/90 C

Fターム (42件)：

4M104CC01 ,  4M104DD08 ,  4M104DD12 ,  4M104DD16 ,  4M104HH14 ,  5F004AA09 ,  5F004AA14 ,  5F004BD01 ,  5F004DA00 ,  5F004DA01 ,  5F004DA02 ,  5F004DA04 ,  5F004DA15 ,  5F004DA16 ,  5F004DA22 ,  5F004DA23 ,  5F004DA25 ,  5F004DA26 ,  5F004DB01 ,  5F004DB03 ,  5F004DB26 ,  5F004EA05 ,  5F004EA28 ,  5F004EB01 ,  5F004EB04 ,  5F004EB05 ,  5F032AA34 ,  5F032AA67 ,  5F032DA23 ,  5F032DA25 ,  5F032DA78 ,  5F033KK01 ,  5F033QQ13 ,  5F033QQ15 ,  5F033QQ16 ,  5F033QQ21 ,  5F033QQ27 ,  5F033QQ37 ,  5F033RR04 ,  5F033SS11 ,  5F033WW10 ,  5F033XX03