特許

J-GLOBAL ID：200903006611084840

トンネル素子及びその駆動方法並びにトランジスタ回路

発明者： 川浦 久雄
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 松浦 兼行
公報種別：公開公報
出願番号（国際出願番号）：特願平8-258478
公開番号（公開出願番号）：特開平10-107275
出願日： 1996年09月30日
公開日（公表日）： 1998年04月24日
要約：

【要約】【課題】 従来のトンネル素子では、結晶欠陥に伴うバンド内準位を介した寄生的なトンネリングの発生により、明瞭な負性抵抗特性が得にくく、動作マージンが低く、消費電力が大きい。【解決手段】 第1ゲート104に正電圧を印加し、第2ゲート105に負電圧を印加するこにより、それぞれの直下の半導体基板表面に誘起されるチャネル109及び110の接合部にはPN接合が形成される。ゲート電圧を十分大きくすると、チャネル109及び110中のキャリア濃度が大きくなり、また両者のキャリアプロファイルは急峻であるため、このPN接合は電気的にトンネル接合とみなすことができ、順方向バイアス時に負性抵抗特性を示す。つまり、トンネル接合を電気的に誘起したチャネル109及び110で形成するため、不純物層で形成した従来のトンネル素子に比べ、不純物導入時のダメージを避けることができる。

請求項（抜粋）：

半導体基板上に形成された第1ゲ-ト絶縁膜と、前記第1ゲ-ト絶縁膜上に形成された第1ゲートと、前記第1ゲート上に形成された第2ゲ-ト絶縁膜と、一部が前記第1ゲ-ト絶縁膜上に位置し、残りの部分が前記第1ゲート絶縁膜を介して前記第1ゲ-ト上にオ-バ-ラップするように形成された第2ゲートと、前記第1ゲートに隣接した前記半導体基板表面に設けられた第1の拡散層領域と、前記第2ゲートに隣接した前記半導体基板表面に設けられ、かつ、前記第1の拡散層領域と異なる導電型を有する第2の拡散層領域とを有することを特徴とするトンネル素子。

IPC (3件)：

H01L 29/78 ,  H01L 29/66 ,  H01L 29/68

FI (3件)：

H01L 29/78 301 G ,  H01L 29/66 ,  H01L 29/68