特許
J-GLOBAL ID：200903006619630568
シリアルアクセスメモリ
発明者：
出願人/特許権者：
,
代理人 (1件)：
鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平5-055682
公開番号（公開出願番号）：特開平6-267266
出願日： 1993年03月16日
公開日（公表日）： 1994年09月22日
要約：
【要約】【目的】 センスアンプおよびシリアルメモリ部の配置ピッチを緩和し、シリアルメモリの微細化を図る。【構成】 複数のメモリセル101,102が接続された複数のビット線対BL1D,BL1D*,BL2D,BL2D*の一端にスイッチ111,113を設け、このスイッチ111,113を介してビット線対BL1D,BL1D*はセンスアンプ121に接続される。センスアンプ121にはラッチ回路151が接続され、さらにラッチ回路151にはデータバスSDB,SDB*が接続される。スイッチ111,113は、センスアンプ121と何れか一組のビット線対BL1D,BL1D*またはBL2D,BL2D*を順次接続する。
請求項（抜粋）：
複数のメモリセルと、このメモリセルが接続される複数のビット線対と、このビット線対の一端に設けられるスイッチと、このスイッチを介して前記ビット線対に接続され、接続されたビット線対間に生じている電位差を増幅するセンスアンプと、このセンスアンプに接続され、前記増幅された電位差を記憶するラッチ回路と、このラッチ回路に接続され、前記記憶された電位差を出力するデータバスとを有するシリアルアクセスメモリにおいて、前記センスアンプは複数の前記ビット線対と接続され、この複数のビット線対と前記センスアンプとの間に接続されている前記スイッチは、前記センスアンプと何れか一組の前記ビット線対とを順次接続することを特徴とするシリアルアクセスメモリ。
引用特許：
前のページに戻る
