特許

J-GLOBAL ID：200903006679552566

半導体装置の製造方法

発明者： 細田 昌宏 ,  角田 篤勇
出願人/特許権者： シャープ株式会社
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-184814
公開番号（公開出願番号）：特開平7-045901
出願日： 1993年07月27日
公開日（公表日）： 1995年02月14日
要約：

【要約】【目的】 メサ部31の両側に半導体層20で埋め込んで、完全に平坦化できる半導体装置の製造方法を提供する。【構成】 半導体基板11上に、マスク層19を用いて、メサ部31を形成する。メサ部31の両側に、単結晶状態の半導体層20を、表面がメサ部31の表面と同一平面をなすように成長させる。このとき、マスク層19の表面および側面に、層20と同じ組成を持つ多結晶状態の半導体層21,21′が成長する。マスク層22,23を、層20,21,21′の凹凸に沿って成長させる。フォトリソグラフィを行って、レジスト開口33を形成する。所定のエッチング液を用いて、マスク層23と半導体層21とを、マスク層19に対して選択的にエッチングして除去する。所定のエッチング液を用いて、マスク層22とマスク層19とを半導体層18,20に対して選択的に除去する。これにより、半導体層21′が除去される。

請求項（抜粋）：

半導体基板上に、第1の半導体層からなるメサ部を形成するとともに、このメサ部の両側に第2の半導体層を、表面が上記第1の半導体層と同一平面をなすように形成する半導体装置の製造方法であって、半導体基板上に、エピタキシャル成長法により、単結晶状態の第1の半導体層を設ける工程と、上記第1の半導体層の表面に第1のマスク層を設け、この第1のマスク層を所定のパターンに加工する工程と、上記第1のマスク層をマスクとしてエッチングを行って、上記第1のマスク層の直下に上記第1の半導体層からなるメサ部を形成する工程と、エピタキシャル成長法により、上記メサ部の両側に、単結晶状態の第2の半導体層を、表面が上記メサ部の表面と同一平面をなすように成長させて、上記第1のマスク層の表面および側面に、上記第2の半導体層と同じ組成を持つ断面凸状の多結晶状態の第3の半導体層の成長が伴う工程と、エピタキシャル成長法により、上記第2,第3の半導体層の表面に、第2のマスク層を、上記第2,第3の半導体層の凹凸に沿って成長させる工程と、上記第2のマスク層上にレジストを塗布し、フォトリソグラフィを行って、上記レジストの上記メサ部の頂部に相当する箇所に開口を形成する工程と、所定のエッチング液を用いて、上記第2のマスク層のうち上記開口に露出した部分と、上記第3の半導体層のうち上記第1のマスク層の表面上の部分とを、上記第1のマスク層に対して選択的にエッチングして除去する工程と、上記レジストを除去した後、所定のエッチング液を用いて、上記第2のマスク層のうち残っている部分と、第1のマスク層とを上記第1,第2の半導体層に対して選択的に除去して、上記第3の半導体層のうち第1のマスク層の側面に残っている部分の除去が伴う工程と、上記第1の半導体層の表面側、上記基板の裏面側にそれぞれ電極を形成する工程を有することを特徴とする半導体装置の製造方法。