特許

J-GLOBAL ID：200903006683378520

半導体集積回路

発明者： 二見 治司
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 井出 直孝
公報種別：公開公報
出願番号（国際出願番号）：特願平3-341408
公開番号（公開出願番号）：特開平5-175430
出願日： 1991年12月24日
公開日（公表日）： 1993年07月13日
要約：

【要約】 (修正有)【目的】 簡単かつ正確に半導体チップの識別可能なチップ識別回路を有する半導体集積回路を実現する。【構成】 半導体集積回路としてのTEGチップ1aは、9個のサブチップ2から構成され、サブチップ2はチップの種類A、BおよびCに応じて、それぞれ接続個数が設定されたPN接合ダイオード列4を含んでいる。そして各PN接合ダイオード列の一端は組み立てられたときパッケージピンに接続される認識パッドに接続され、他端はPN接合の形式により最高または最低電位に接続され、ダイオード個数の設定はAl配線12により行われる。【効果】 半導体チップの識別は、PN接合ダイオード列に定電流を流し、そのときの順方向電圧を測定することで簡単かつ正確に行うことができる。

請求項（抜粋）：

半導体チップの種類を識別するチップ識別回路を有する半導体集積回路において、前記チップ識別回路は、複数個のPN接合ダイオードが直列に接続されたPN接合ダイオード列を含み、前記PN接合ダイオード列の一端は定められた電源端子に接続され、他方の端子はパッケージ側ピンに接続されるボンディングパッドに接続されたことを特徴とする半導体集積回路。

IPC (4件)：

H01L 27/04 ,  H01L 21/02 ,  H01L 21/66 ,  H01L 23/00

引用特許：

審査官引用 (3件)

• 特開昭64-023546
  
• 特開昭63-101783
  
• 特開昭59-147443