特許

J-GLOBAL ID：200903006697980362

増幅回路

発明者： 依田 友也 ,  堂坂 淳也
出願人/特許権者： 株式会社日立国際電気
代理人 (2件)： 守山 辰雄 ,  松本 裕幸
公報種別：公開公報
出願番号（国際出願番号）：特願2003-045284
公開番号（公開出願番号）：特開2004-260232
出願日： 2003年02月24日
公開日（公表日）： 2004年09月16日
要約：

【課題】増幅素子により信号を増幅する増幅回路で、増幅素子の特性の劣化を補償する。【解決手段】例えば、A級動作で使用される増幅素子1により信号を増幅するに際して、ドレイン電流レベル検出手段5、6、10が増幅素子1に流れるドレイン電流のレベルを検出し、ゲート印加電圧レベル制御手段7〜10が、ドレイン電流レベル検出手段5、6、10により検出されるドレイン電流のレベルに基づいて、当該ドレイン電流のレベルが所定の値となるように、増幅素子1のゲートに印加する電圧のレベルを制御する。【選択図】 図1

請求項（抜粋）：

A級動作で使用される増幅素子により信号を増幅する増幅回路において、 増幅素子に流れるドレイン電流のレベルを検出するドレイン電流レベル検出手段と、 ドレイン電流レベル検出手段により検出されるドレイン電流のレベルに基づいて、当該ドレイン電流のレベルが所定の値となるように、増幅素子のゲートに印加する電圧のレベルを制御するゲート印加電圧レベル制御手段と、 を備えたことを特徴とする増幅回路。

IPC (3件)：

H03F3/16 ,  H03F1/02 ,  H03F1/30

FI (3件)：

H03F3/16 ,  H03F1/02 ,  H03F1/30 Z

Fターム (26件)：

5J500AA01 ,  5J500AA62 ,  5J500AA63 ,  5J500AA64 ,  5J500AC03 ,  5J500AF10 ,  5J500AF17 ,  5J500AH09 ,  5J500AH19 ,  5J500AH25 ,  5J500AH29 ,  5J500AH33 ,  5J500AK00 ,  5J500AK02 ,  5J500AK28 ,  5J500AK33 ,  5J500AK34 ,  5J500AK47 ,  5J500AK55 ,  5J500AM11 ,  5J500AS14 ,  5J500AT01 ,  5J500AT02 ,  5J500AT07 ,  5J500NF06 ,  5J500NF10