半導体装置及びその製造方法

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平5-268301
公開番号（公開出願番号）：特開平7-106562
出願日： 1993年09月30日
公開日（公表日）： 1995年04月21日
要約：

【要約】【目的】 MOSFETの短チャネル効果を防止する。【構成】 p型半導体基板11上にn+ 型のソース領域12とドレイン領域13とを形成し、その間の凹部15aにゲート電極15が入り込むように構成したものである。このように構成することにより、ゲート電極15による空乏層領域16、ソース空乏層17及びドレイン空乏層18は、それぞれゲート電極15、ソース領域12及びドレイン領域13の真下に形成され、短チャネル効果の原因となる横方向の広がりが生じないため、しきい値電圧VTHの低下やパンチスルー現象を防止することができる。

請求項（抜粋）：

半導体基板上に設けられたソース領域とドレイン領域との間に形成された凹部にゲート電極が入り込むように構成されていることを特徴とする半導体装置。

前のページに戻る