特許

J-GLOBAL ID：200903006756829096

ダイナミックRAM及びその制御方法

発明者： 古田 稔
出願人/特許権者： 古田 稔
公報種別：公開公報
出願番号（国際出願番号）：特願平8-330170
公開番号（公開出願番号）：特開平10-162575
出願日： 1996年11月27日
公開日（公表日）： 1998年06月19日
要約：

【要約】【課題】 従来のSDRAMと互換性をもちながら、DRAMのデータ転送のバンド幅を上げることの出来る多数のバンクを持った新形式のDRAMを提供する。【解決手段】 0〜15の複数のバンクを有するDRAMのバンクデコーダ3に複数のデコーダを設け、バンク内コントローラ111〜126で内部バンクアクティブ信号XRAS0〜XRAS15をアクティブにするのに使用するデコーダとは別のデコーダを使用して内部バンクアクティブ信号をインアクティブにすることにより、DRAM外部からみたバンクの数を従来のSDRAMに合わせることが可能となる。またバンク内コントローラ111〜126のうち、バンクデコーダ3で指定されたバンク内コントローラの内部バンクアクティブ信号をアクティブにする時、指定されていないバンク内コントローラの内部バンクアクティブ信号を、所定期間経過後にインアクティブにすることにより、不要のプリチャージを行わない。

請求項（抜粋）：

第1及び第2のアドレスから成る組アドレスで夫々指定される複数のメモリセルから成るメモリセルアレイが複数のバンクに形成されたダイナミックRAMにおいて、デコードする入力数の異なるバンクデコーダを複数持ち、内部アクティブ信号をアクティブにする時用いるバンクデコーダとは異なるバンクデコーダで内部アクティブ信号をインアクティブにすることにより、ダイナミックRAMの外部からみたバンクの数を実装しているバンクの数より少なくすることができることを 特徴とするダイナミックRAM。

IPC (2件)：

G11C 11/407 ,  G11C 11/401

FI (2件)：

G11C 11/34 362 S ,  G11C 11/34 362 H