特許
J-GLOBAL ID：200903006779560582
半導体集積回路装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平4-205050
公開番号（公開出願番号）：特開平6-053428
出願日： 1992年07月31日
公開日（公表日）： 1994年02月25日
要約：
【要約】【目的】 同一導電型の第1のウェルと第2のウェルを分離する領域の深さと幅を任意に形成でき、容易に微細化が可能となり、メモリ素子のみを同一ウェル内に形成することが可能である。【構成】 p型のシリコン基板1にマスクを用いて燐をイオン注入してn層9を形成する。マスクを用いてボロンをイオン注入して第1のpウェル11を形成した後、燐をイオン注入してnウェル10を形成する。絶縁膜3bとフォトレジスト5aをマスクとして、ボロン7をイオン注入して第2のpウェル12を形成する。絶縁膜3bとフォトレジスト5aを除去した後、熱処理を行うことにより、n層9とnウェル10が連続になり、第1のpウェル11がn層9とnウェル10によって基板1及び第2のpウェル12から分離される。LOCOS分離領域8をn層9の表面を覆うように形成する。
請求項（抜粋）：
第1のマスクを用いて第1導電型の半導体基板の所定領域に第2導電型の不純物をイオン注入し側部包囲層を形成する工程と、第2のマスクを用いて前記側部包囲層に囲まれた領域に第1導電型の不純物をイオン注入し被包囲層を形成する工程と、前記第2のマスクを用いて前記被包囲層の下部領域に第2導電型の不純物をイオン注入し下部包囲層を形成する工程と、第3のマスクを用いて前記側部包囲層と隣接する領域に第1導電型の不純物をイオン注入し第1導電型不純物層を形成する工程と、熱処理を行うことにより前記側部包囲層と前記下部包囲層とが連結されて前記被包囲層を取り囲み、前記被包囲層を前記第1導電型不純物層および前記半導体基板と分離する工程と、前記側部包囲層の表面を覆う絶縁分離領域を前記半導体基板上に形成する工程とを含む半導体集積回路装置の製造方法。
IPC (3件)：
H01L 27/092
, H01L 21/265
, H01L 21/76
H01L 27/08 321 B
, H01L 21/265 L
