特許

J-GLOBAL ID：200903006792180934

半導体装置の製造方法

発明者： 清水 昇司 ,  成毛 清実
出願人/特許権者： 東芝マイクロエレクトロニクス株式会社 ,  株式会社東芝
代理人 (1件)： 則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平7-134613
公開番号（公開出願番号）：特開平8-330549
出願日： 1995年06月01日
公開日（公表日）： 1996年12月13日
要約：

【要約】【構成】 本発明においては、従来の一層EPROMの製造工程で行われていた周辺回路に用いられるCMOSトランジスタのしきい値制御のためのイオン注入21にかかる工程と、コントロールゲート電極24を覆って形成する低濃度拡散層25の形成工程を共有する。【効果】 本発明によれば、従来の製造方法により製造された一層EPROMに比べ、コントロールゲート電極により高い値のプログラム電圧を印加することが可能となり、プログラミングの高速化が可能な一層EPROMを従来と比較して製造工程の増加なく製造することが可能となる。

請求項（抜粋）：

互いに絶縁分離された第一、第二、第三領域を有する第一導電型半導体基板を用意する工程と、前記第一、第二、第三領域表面上に絶縁膜を形成する工程と、前記第一領域の第四領域と前記第二領域の第五領域に同時に所定導電型不純物を導入する工程と、前記第三領域の互いに離間した第六、第七領域に第二導電型不純物を導入する工程と、前記五領域の第八領域に前記第五領域よりも高濃度の第二導電型不純物を導入する工程と、前記第八領域上と、前記第六、第七領域の間の第九領域上に導電膜を形成する工程とを具備することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

H01L 27/10 434 ,  H01L 29/78 371