特許

J-GLOBAL ID：200903006802346690

一括消去型不揮発性記憶装置

発明者： 佐藤 弘 ,  野副 敦史 ,  山崎 隆 ,  久保埜 昌次 ,  金光 道太郎 ,  河原 尊之 ,  中込 儀延
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平5-344151
公開番号（公開出願番号）：特開平7-176196
出願日： 1993年12月17日
公開日（公表日）： 1995年07月14日
要約：

【要約】 (修正有)【目的】 動作の高速化を図りつつ、使い勝手を良くした一括消去型不揮発性記憶装置を提供する。【構成】 コントロールゲートと基板との間での相対的な電位関係によりトンネル絶縁膜を介して基板側からフローティングゲートに電荷を注入して消去動作を行い、上記コントロールゲートとドレインとの相対的な電位関係により上記トンネル絶縁膜を介してフローティングゲートからドレイン側に電荷を放出させて書込み動作を行う記憶トランジスタをワード線とデータ線との交点にマトリックス配置してメモリアレイを構成し、このメモリアレイのデータ線に対応してラッチ回路を設け、上記コントロールゲートが結合されるワード線の単位での消去動作、及び上記ラッチ回路を介してワード線単位での書込み動作と読み出し動作を行うようにするとともに、選択されたデータ線単位でのランダム・アクセスの読み出し経路を設ける。

請求項（抜粋）：

コントロールゲートと基板との間での相対的な電位関係によりトンネル絶縁膜を介して基板側からフローティングゲートに電荷を注入して消去動作を行い、上記コントロールゲートとドレインとの相対的な電位関係により上記トンネル絶縁膜を介してフローティングゲートからドレイン側に電荷を放出させて書込み動作を行う記憶トランジスタがワード線とデータ線との交点にマトリックス配置されてなるメモリアレイと、上記メモリアレイのデータ線に対応して設けられたセンスラッチ回路と、選択されたデータ線に接続された記憶トランジスタの電流を判定する電流センス回路と備え、上記コントロールゲートが結合されるワード線の単位での消去動作、及び上記センスラッチ回路を介してワード線単位での書込み動作と読み出し動作又は上記電流センス回路を介して選択されたデータ線単位でのランダム・アクセスによる読み出し動作が可能にされてなることを特徴とする一括消去型不揮発性記憶装置。

IPC (4件)：

G11C 16/06 ,  G11C 29/00 301 ,  G11C 29/00 303 ,  H01L 27/115

FI (3件)：

G11C 17/00 520 A ,  G11C 17/00 510 F ,  H01L 27/10 434