特許
J-GLOBAL ID：200903006830536853

半導体装置およびその製造方法

発明者：
岡村 浩志

岡村 浩志 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-097357
公開番号（公開出願番号）：特開2000-294628
出願日： 1999年04月05日
公開日（公表日）： 2000年10月20日
要約：
【要約】【課題】 良好な電気的特性を有する半導体装置およびその製造方法を提供する。【解決手段】 半導体装置の製造方法は、第1の配線層22の上に形成された絶縁層50において、第2の配線層44と、第1の配線層22と第2の配線層44とを接続するためのコンタクト層34とを同時に形成するものであって、以下の工程を含む。絶縁層50の上に、スルーホール32が形成される領域の上方において開口部62を有するポジ型のレジスト層60(R1)を形成する工程;ポジ型のレジスト層60(R1)の上に、配線溝42が形成される領域の上方において開口部66を有するネガ型のレジスト層64(R2)を形成する工程;絶縁層50とポジ型のレジスト層60(R1)とネガ型のレジスト層64(R2)とを同時にエッチングし、配線溝42とスルーホール32とを自己整合的に形成する工程;配線溝42とスルーホール32とに導電材を充填し、第2の配線層44とコンタクト層34とを形成する工程。
請求項（抜粋）：
複数の配線層と、該配線層の相互間に存在する絶縁層とを含む半導体装置の製造方法であって、(A)第1の配線層の上に絶縁層を形成する工程、(B)前記絶縁層の上部において、第2の配線層を形成することになる領域に配線溝を形成し、かつ該絶縁層の下部において、該第2の配線層と前記第1の配線層とを電気的に接続するコンタクト層を形成することになる領域にスルーホールを形成する工程、および(C)前記配線溝および前記スルーホールに導電材を一体的に充填し、前記配線溝において前記第2の配線層を形成し、前記スルーホールにおいて前記コンタクト層を形成する工程を含み、前記工程(B)は、以下の工程(a)および(b)を含む半導体装置の製造方法。(a)前記絶縁層の上に、レジスト層を形成する工程であって、第1のレジスト層と、該第1のレジスト層と感光特性が異なる第2のレジスト層とからなり、前記第1のレジスト層は、前記絶縁層の上に形成され、かつ、前記スルーホールが形成される領域の上方において第1の開口部を有し、前記第2のレジスト層は、前記第1のレジスト層の上に形成され、かつ、前記配線溝が形成される領域の上方において第2の開口部を有する、前記レジスト層を形成する工程、および(b)前記レジスト層と前記絶縁層とを同時にエッチングする工程。
Fターム (15件)：
5F033HH09 ,  5F033HH11 ,  5F033JJ01 ,  5F033KK07 ,  5F033MM02 ,  5F033QQ01 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ15 ,  5F033QQ29 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033XX27
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM