特許

J-GLOBAL ID：200903006837131034

周波数逓倍回路

発明者： 吉沢 秋彦 ,  高田 秀一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-078854
公開番号（公開出願番号）：特開平9-270702
出願日： 1996年04月01日
公開日（公表日）： 1997年10月14日
要約：

【要約】【課題】 大きな逓倍比の逓倍信号が必要な場合、電圧制御発振器を用いたPLL回路を用いて逓倍回路を構成すると、電圧制御発振器の周波数幅が広くなるため、制御電圧に乗るノイズの影響が大きくなり、安定な逓倍信号を得ることが難しくなる。また、電圧制御遅延回路を用いて逓倍回路を構成すると、回路規模が大きくなってしまう。【解決手段】 複数の逓倍回路を直列に接続し、初段の逓倍回路の逓倍比を最も大きくする。また、逓倍回路の少なくとも1つは、電圧制御遅延回路を用いる型のものとする。

請求項（抜粋）：

複数の周波数逓倍回路を縦続に接続して構成された周波数逓倍回路であって、初段の周波数逓倍回路の逓倍比が最も大きいことを特徴とする周波数逓倍回路。

IPC (3件)：

H03L 7/08 ,  H03K 5/00 ,  H03L 7/081

FI (3件)：

H03L 7/08 L ,  H03K 5/00 M ,  H03L 7/08 J