特許

J-GLOBAL ID：200903006875909111

不揮発性半導体記憶装置

発明者： 野尻 勲
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-046251
公開番号（公開出願番号）：特開平5-210993
出願日： 1992年01月30日
公開日（公表日）： 1993年08月20日
要約：

【要約】【目的】 複数のブロックを選択し、これを自動消去にて一括に消去できるフラッシュEEPROMを得る。【構成】 ビット線単位のメモリセルで構成されたブロック毎のソース線を選択的にデコードするソース線デコーダ42とその出力をラッチするブロックラッチ回路43を設けるとともに、ソース線ゲート44によって選択されたソース線のみ対して、ソース線スイッチ3の高電圧を選択的に与え、複数の選択されたソース線に対応するブロックのメモリセルを同時に消去できるようにし、且つ、ブロックラッチ回路45によって自動消去中のイレーズベリファイ時のアドレス指定を選択消去されたブロックのみに有効となるようにした。

請求項（抜粋）：

行及び列方向にアレイ状に配置された電荷蓄積層を有する複数のメモリトランジスタと、上記複数のメモリトランジスタの同一列に並ぶトランジスタのそれぞれのドレインを共通に接続する複数のビット線と、ゲートトランジスタを介してアドレスバッファからの出力を対応するビット線に対して伝えるYデコーダと、上記複数のメモリトランジスタの同一行に並ぶトランジスタのそれぞれのゲートを共通に接続する複数のワード線と、アドレスバッファからの出力を上記複数のワード線の対応するワード線に伝えるXデコーダと、1ブロックを構成する1本または複数本のビット線に接続された複数のメモリトランジスタのそれぞれのソースを共通に接続する複数のソース線と、該複数のソース線に対して高電圧を発生するソース線スイッチと、消去制御信号をラッチして消去パルスの発生と消去ベリファイ動作の制御を行う自動消去制御回路とを備えたフラッシュEEPROMであって、消去するブロックのソース線を選択するソース線デコーダと、上記ソース線デコーダにより選択されたブロックのソース線を選択状態に保持するブロックラッチ回路と、選択されたソース線に対して上記ソース線スイッチの高電圧を選択的に伝えるためのソース線ゲートと、自動消去中の消去ベリファイ時、上記選択された消去ブロックにのみアドレス指定を行うコラムラッチ回路とを備えたことを特徴する不揮発性半導体記憶装置。

IPC (2件)：

G11C 16/06 ,  H01L 27/115

FI (2件)：

G11C 17/00 309 C ,  H01L 27/10 434

引用特許：

審査官引用 (3件)

• 特開平3-105795
  
• 古紙の処理装置
  公報種別：公開公報   出願番号：特願平3-316093   出願人：明電プラント株式会社
• 特開昭62-266798