特許
J-GLOBAL ID：200903006879782906
SOI型トランジスタ
発明者：
出願人/特許権者：
代理人 (1件)：
國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-080865
公開番号（公開出願番号）：特開平7-273340
出願日： 1994年03月28日
公開日（公表日）： 1995年10月20日
要約：
【要約】【目的】 SOI基板に形成されたMOSトランジスタの基板電位を取る。【構成】 SOI基板上にチャネル領域4a、4b及びソース/ドレイン拡散層5が形成されており、ゲート電極9はチャネル領域4aのみを覆うように形成されている。ゲート電極9によって覆われていないチャネル領域4bは、チャネルコンタクト12を介して引き出し電極13に接続されており、この引き出し電極13によって、チャネル領域4a、4bの基板領域にたまった不要な電荷を引き抜く。
請求項（抜粋）：
シリコン基板上に絶縁層を介して形成された半導体シリコン層からなる基板部にソース拡散層、ドレイン拡散層及びそれらの間のチャネル領域がそれぞれ形成されたSOI型トランジスタにおいて、上記チャネル領域が、上記SOI型トランジスタのゲート電極に対向しない領域部分を有しており、上記領域部分において上記チャネル領域が上記ゲート電極とは別の電極に接続されていることを特徴とするSOI型トランジスタ。
IPC (2件)：
FI (3件)：
H01L 29/78 311 X
, H01L 29/78 301 H
, H01L 29/78 301 F
