特許

J-GLOBAL ID：200903006903963860

スキャン機能及びデータリテンション機能を有する高速パルス基盤のフリップフロップ

発明者： 金 ミン 修
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2006-057462
公開番号（公開出願番号）：特開2006-246486
出願日： 2006年03月03日
公開日（公表日）： 2006年09月14日
要約：

【課題】スキャン機能及びデータリテンション機能を有する高速パルス基盤のフリップフロップを提供する。【解決手段】MTCMOSのノーマル動作時には、入力データを受信し、パルス信号及び内部クロック信号に基づいて入力データをラッチし、フリップフロップの出力データとして出力し、MTCMOSのスキャン動作時には、スキャン信号をラッチするラッチ部、クロック信号及びスキャンイネーブル信号に基づいて、パルス信号及び反転パルス信号を発生させるパルス生成部、及びクロック信号及びスキャンイネーブル信号に基づいて、内部クロック信号及び反転内部クロック信号を発生させ、MTCMOSのスキャン動作時には、スキャン信号をラッチし、ラッチ部に伝達するスキャン及びリテンション用のラッチ部を備え、ラッチ部とスキャン及びリテンション用のラッチ部とは、互いにデータをやり取りできる信号伝送ラインに連結されるフリップフロップである。【選択図】図6

請求項（抜粋）：

クロック信号に応答してデータ入力信号をラッチして、データ出力信号に変換させるMTCMOSフリップフロップにおいて、 前記MTCMOSのノーマル動作時には、入力されたデータを受信し、パルス信号及び内部クロック信号に基づいて入力された前記入力データをラッチし、自身の出力端に伝送して前記フリップフロップの出力データとして出力し、前記MTCMOSのスキャン動作時には、スキャン信号をラッチするためのラッチ部と、 クロック信号及びスキャンイネーブル信号に基づいて、パルス信号及び反転パルス信号を発生させるパルス生成部と、 前記クロック信号及び前記スキャンイネーブル信号に基づいて、内部クロック信号及び反転内部クロック信号を発生させ、前記MTCMOSのスリープモード及びノーマルモードを制御するMTCMOS制御信号に応答して、前記MTCMOSのスリープモード時には、前記ノーマル動作時に前記ラッチ部から最終入力されたデータを保存し、前記MTCMOSがノーマル動作に転換する場合に保存されたデータを前記ラッチ部に伝達するデータリテンション機能を行い、前記MTCMOSのスキャン動作時には、前記スキャン信号を入力してラッチし、前記スキャン信号を前記ラッチ部に伝達するスキャン及びリテンション用のラッチ部と、を備え、 前記ラッチ部と前記スキャン及びリテンション用のラッチ部とは、互いにデータをやり取りできる信号伝送ラインに連結されることを特徴とするフリップフロップ。

IPC (4件)：

H03K 3/356 ,  H03K 3/037 ,  H03K 19/096 ,  G01R 31/28

FI (4件)：

H03K3/356 C ,  H03K3/037 B ,  H03K19/096 B ,  G01R31/28 G

Fターム (19件)：

2G132AC14 ,  2G132AK25 ,  5J034AB04 ,  5J034CB02 ,  5J034DB08 ,  5J043AA04 ,  5J043HH02 ,  5J043JJ08 ,  5J043JJ10 ,  5J043KK01 ,  5J056AA03 ,  5J056BB07 ,  5J056CC14 ,  5J056DD00 ,  5J056DD13 ,  5J056DD29 ,  5J056EE07 ,  5J056FF01 ,  5J056FF08