特許

J-GLOBAL ID：200903006912163273

DMA制御装置およびDMA制御装置のデータ処理方法および印刷制御装置および印刷制御装置のデータ処理方法

発明者： 川口 匡
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 小林 将高
公報種別：公開公報
出願番号（国際出願番号）：特願平10-109642
公開番号（公開出願番号）：特開平11-306130
出願日： 1998年04月20日
公開日（公表日）： 1999年11月05日
要約：

【要約】【課題】 データ転送時におけるオーバランの発生を回避してCPUとDMAとの双方のアクセスを効率的に処理することである。【解決手段】 RAM2に対するCPU1からのアクセスとダイレクトメモリアクセスとが入力されるデータの解析状態に基づいてカウンタ101から生成される信号のいずれかをセレクタ102が選択してアクセス比率を変動させ、該変動するアクセス比率でメモリに対するCPU1からのアクセスとダイレクトメモリアクセスとを調停する構成を特徴とする。

請求項（抜粋）：

メモリに対するCPUからのCPUアクセスと複数のソースからのダイレクトメモリアクセスとを制御するDMA制御装置であって、前記メモリに対するCPUアクセス回数とダイレクトメモリアクセス回数とをカウントして前記メモリに対するCPUアクセスとダイレクトメモリアクセスとのアクセス比率が異なるように優先順位を設定する複数の優先順位切換え信号を生成するカウンタ手段と、前記メモリに記憶されるデータを解析する解析手段と、前記解析手段による前記データの解析結果に基づいて前記カウンタ手段により生成される複数の優先順位切換え信号中から1つの優先順位切換え信号を選択する選択手段と、前記選択手段により選択された1つの優先順位切換え信号に基づいてCPUアクセスとダイレクトメモリアクセスとのいずれか一方を有効状態とし、他方を無効状態として前記メモリに対するCPUアクセスとダイレクトメモリアクセスとを調停する調停手段と、を有することを特徴とするDMA制御装置。

IPC (4件)：

G06F 13/28 310 ,  G06F 13/28 ,  G06F 3/12 ,  G06F 12/00 571

FI (4件)：

G06F 13/28 310 B ,  G06F 13/28 310 Y ,  G06F 3/12 A ,  G06F 12/00 571 A