特許

J-GLOBAL ID：200903007033728387

半導体容量素子及びその製造方法

発明者： 相宗 史記
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平9-302272
公開番号（公開出願番号）：特開平11-145392
出願日： 1997年11月04日
公開日（公表日）： 1999年05月28日
要約：

【要約】【課題】 容量上部電極に正電圧を印加したときに、容量値が低下することを防止できると共に、上部電極の電気抵抗を制御することができる半導体容量素子及びその製造方法を提供する。【解決手段】 半導体容量素子の下部シリコン電極は、その表面に微細な凹凸を構成するグレイン31が形成されている。この第1のシリコン電極の表面上には容量絶縁膜32が形成されている。この容量絶縁膜上には下部シリコン電極の対向電極として上部シリコン電極が形成されている。この半導体容量素子において、第1のシリコン電極表面の凹凸(HSGのグレイン31)を反映した容量絶縁膜32の表面凹部に埋め込まれた上部シリコン電極の部分は高不純物濃度シリコン層33であり、上部シリコン電極の他の領域は低不純物濃度シリコン層34である。

請求項（抜粋）：

表面に微細な凹凸を有する第1のシリコン電極と、この第1のシリコン電極の表面上に形成された容量絶縁膜と、この容量絶縁膜上に第1のシリコン電極の対向電極として形成された第2のシリコン電極とを有する半導体容量素子において、前記第1のシリコン電極表面の凹凸を反映した前記容量絶縁膜の表面凹部に埋め込まれた第2のシリコン電極の部分の不純物濃度が、第2のシリコン電極の他の領域の不純物濃度より高いことを特徴とする半導体容量素子。

IPC (4件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242

FI (2件)：

H01L 27/04 C ,  H01L 27/10 651