特許

J-GLOBAL ID：200903007035300040

記憶素子及びその製造方法

発明者： 庄子 光治
出願人/特許権者： ソニー株式会社
代理人 (1件)： 逢坂 宏
公報種別：公開公報
出願番号（国際出願番号）：特願2001-355459
公開番号（公開出願番号）：特開2003-158246
出願日： 2001年11月21日
公開日（公表日）： 2003年05月30日
要約：

【要約】【課題】 強誘電体膜の特性劣化を防ぎ、信頼性を向上させ、高集積化が可能な強誘電体記憶素子及びその製造方法を提供すること。【解決手段】 シリコン基板1に電界効果トランジスタ19が設けられ、シリコン基板1上の層間絶縁層6aに形成されたコンタクトホール18に設けられたプラグ4に接続されるように、層間絶縁層6a上の第1絶縁膜7及び第2絶縁膜14の開口部9aに下部電極8が埋設され、第2絶縁膜14及び下部電極8上に強誘電体膜10が形成され、更にこの上に上部電極11が形成されてキャパシタ21が構成されていて、第2絶縁膜14が、耐水素バリア性があって下部電極8の加工時にこれと同等の加工性があり、下部電極8と第2絶縁膜14とがほぼ同一面をなしている強誘電体記憶素子20。

請求項（抜粋）：

半導体基板に電荷転送素子が設けられ、前記電荷転送素子を覆うように前記半導体基板上に層間絶縁層が形成され、前記層間絶縁層に形成された開口に、前記電荷転送素子に接続された導電材が埋設され、前記層間絶縁層上に絶縁膜が設けられ、前記絶縁膜に形成された開口に、前記導電材に接続された第1電極が埋設され、前記第1電極及び前記絶縁膜上に誘電体膜が形成され、前記絶縁膜が、少なくとも前記誘電体膜側に、耐水素バリア性があることと、前記第1電極の加工時にこれと同等の加工性のあることとの少なくとも一方の物性を有する保護層を有しており、前記第1電極と前記絶縁膜とがほぼ同一面をなしており、前記誘電体膜上に第2電極が形成され、前記第1電極と前記誘電体膜と前記第2電極とによって、前記電荷転送素子に接続されたキャパシタが構成されている記憶素子。

IPC (3件)：

H01L 27/105 ,  H01L 21/8242 ,  H01L 27/108

FI (2件)：

H01L 27/10 444 B ,  H01L 27/10 621 Z

Fターム (13件)：

5F083AD21 ,  5F083FR02 ,  5F083GA09 ,  5F083GA25 ,  5F083JA14 ,  5F083JA36 ,  5F083JA38 ,  5F083JA56 ,  5F083MA06 ,  5F083MA17 ,  5F083NA08 ,  5F083PR39 ,  5F083PR40