特許

J-GLOBAL ID：200903007040505482

半導体装置及びその製造方法

発明者： 井上 武
出願人/特許権者： ソニー株式会社
代理人 (1件)： 飯阪 泰雄
公報種別：公開公報
出願番号（国際出願番号）：特願2001-168494
公開番号（公開出願番号）：特開2002-368087
出願日： 2001年06月04日
公開日（公表日）： 2002年12月20日
要約：

【要約】【課題】 チップサイズを増大させることなく信号の遅延値変動を抑制できる半導体装置及びその製造方法を提供すること。【解決手段】 リピータ14a〜14c、15a〜15c、16a〜16cを介在させて素子間を接続した配線3a〜3cが、複数本並列して形成されており、隣り合う配線間で対応する位置のリピータ間で入出力特性の論理を逆にした。

請求項（抜粋）：

リピータを介在させて素子間を接続した配線が、複数本並列して形成された半導体装置であって、隣り合う前記配線間で対応する位置の前記リピータ間で入出力特性の論理を逆にしたことを特徴とする半導体装置。

IPC (3件)：

H01L 21/82 ,  H01L 21/822 ,  H01L 27/04

FI (2件)：

H01L 21/82 W ,  H01L 27/04 D

Fターム (6件)：

5F038CD05 ,  5F038CD09 ,  5F038EZ20 ,  5F064AA06 ,  5F064BB28 ,  5F064EE46