特許

J-GLOBAL ID：200903007079391468

半導体装置およびその製造方法

発明者： 東 篤志 ,  森藤 英治
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-090059
公開番号（公開出願番号）：特開2001-284580
出願日： 2000年03月29日
公開日（公表日）： 2001年10月12日
要約：

【要約】 (修正有)【課題】金属ゲート電極構造および埋め込みチャネル構造を有するpMOSFETのチャネル濃度プロファイルを所望通り実現する。【解決手段】半導体層11に形成されたソース・ドレイン領域13およびカウンタ層を持つ埋め込みチャネル構造のチャネルプロファイルを有するチャネル領域と、チャネル領域上に形成されたゲート絶縁膜17と、ゲート絶縁膜上に形成され、少なくともゲート絶縁膜側に仕事関数の値がシリコンのバンドギャップの中央付近にある金属が用いられた金属ゲート電極18とを具備するpチャネル型MOSFETが形成されてなり、ゲート絶縁膜中の窒素濃度が2%以上であることを特徴とする。

請求項（抜粋）：

半導体層に形成されたソース領域、ドレイン領域およびカウンタ層を持つ埋め込みチャネル構造のチャネルプロファイルを有するチャネル領域と、前記チャネル領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、少なくともゲート絶縁膜側に仕事関数の値がシリコンのバンドギャップの中央付近にある金属が用いられた金属ゲート電極とを具備するpチャネル型の絶縁ゲート型電界効果型トランジスタが形成されてなり、前記ゲート絶縁膜中の窒素濃度が2%以上であることを特徴とする半導体装置。

IPC (4件)：

H01L 29/78 ,  H01L 21/283 ,  H01L 21/8238 ,  H01L 27/092

FI (4件)：

H01L 21/283 C ,  H01L 29/78 301 G ,  H01L 27/08 321 D ,  H01L 29/78 301 H

Fターム (59件)：

4M104AA01 ,  4M104BB14 ,  4M104BB17 ,  4M104BB19 ,  4M104BB24 ,  4M104BB30 ,  4M104CC05 ,  4M104DD03 ,  4M104DD04 ,  4M104DD31 ,  4M104DD75 ,  4M104DD84 ,  4M104EE03 ,  4M104EE09 ,  4M104EE12 ,  4M104EE14 ,  4M104EE16 ,  4M104EE17 ,  4M104FF13 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH10 ,  5F040DA06 ,  5F040DC01 ,  5F040EC01 ,  5F040EC03 ,  5F040EC04 ,  5F040EC20 ,  5F040ED01 ,  5F040ED03 ,  5F040ED04 ,  5F040ED07 ,  5F040EE04 ,  5F040EE05 ,  5F040EF02 ,  5F040EH01 ,  5F040EK05 ,  5F040EL02 ,  5F040FA02 ,  5F040FA04 ,  5F040FB05 ,  5F048AA07 ,  5F048AB01 ,  5F048AB03 ,  5F048AC03 ,  5F048BA01 ,  5F048BB04 ,  5F048BB09 ,  5F048BB11 ,  5F048BB12 ,  5F048BC06 ,  5F048BD05 ,  5F048BE03 ,  5F048BG01 ,  5F048BG12 ,  5F048BG14 ,  5F048BH03 ,  5F048DA27