特許
J-GLOBAL ID：200903007102357787
キャッシュメモリシステム
発明者：
出願人/特許権者：
代理人 (1件)：
阪本 紀康
公報種別：公開公報
出願番号（国際出願番号）：特願平5-002761
公開番号（公開出願番号）：特開平6-208507
出願日： 1993年01月11日
公開日（公表日）： 1994年07月26日
要約：
【要約】【目的】 あるラインのブロックデータが主記憶内のデータと一致しているとき、そのラインのブロックデータが他のキャッシュメモリに共有されている状態と共有されていない状態とに場合分けし、共有バスのトラフィックを減少させる。【構成】 キャッシュメモリ13-1に格納されているあるラインのブロックデータが主記憶15内のデータと一致しているとき、そのラインのブロックデータが他のキャッシュメモリ13-2または13-3に共有されている状態をCLEAN-SHARED状態とし、共有されていない状態をCLEAN-EXCLUSIVE状態とする。そして、CLEAN-EXCLUSIVE状態のラインにライトヒットしたときには、共有バス16には無効化要求を発行しない。
請求項（抜粋）：
複数のプロセッサが各々スヌープ機能付のキャッシュメモリを有し、該キャッシュメモリどうしが共有バスで接続され、さらに該共有バスに前記複数のプロセッサが共通にアクセスできる共有メモリが接続されている密結合マルチプロセッサシステムにおけるキャッシュコヒーレンス制御を行うキャッシュメモリシステムにおいて、キャッシュメモリに格納されているブロックデータを格納するあるラインは、そのブロックデータが共有メモリ内の同一ブロックのデータと一致しているときに、そのブロックデータが他のキャッシュメモリにも存在する可能性のあるCLEAN-SHARED状態か、または前記あるブロックデータが他のいずれのキャッシュメモリにも存在しないCLEAN-EXCLUSIVE状態のいずれか一方のライン状態をとり、前記CLEAN-EXCLUSIVE状態となっているラインのブロックデータにライトヒットしたときには、そのラインを格納しているキャッシュメモリは、前記共有バスに無効化要求を発行しないことを特徴とするキャッシュメモリシステム。
引用特許：
前のページに戻る
