特許
J-GLOBAL ID：200903007103034949
半導体集積回路とその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
林 敬之助
公報種別：公開公報
出願番号（国際出願番号）：特願平7-081591
公開番号（公開出願番号）：特開平8-055909
出願日： 1995年04月06日
公開日（公表日）： 1996年02月27日
要約：
【要約】【目的】 EEPROM書き込み動作などにおける高電圧発生時に、ポリシリコン配線直下の表面電荷の反転をくい止め、リーク電流の発生を防止する。【構成】 Nウエル上にN型のガードリングを設け、これとポリシリコン配線との交差部の直下に、EEPROMのメモリのアクティブ領域に用いられるトンネルドレインインプラを打ち込んだ構成とする。
請求項（抜粋）：
第1導電型の半導体基板の表面に設けられた電気的消去可能な浮遊ゲート型半導体不揮発性メモリトランジスタと、前記半導体基板の表面に設けられた第2導電型ウエルと、前記ウエルの表面に設けられた高耐圧構造の第1導電型の絶縁ゲート電界効果型トランジスタであるプログラム電圧スイッチングトランジスタとから成る半導体集積回路において、前記プログラム電圧スイッチングトランジスタのゲート電極の延長されたポリシリコン配線の直下にあり、前記半導体基板と前記ウエルとの境界近傍の前記ウエルの表面に、前記ウエルよりも濃い濃度の第2導電型のチャネルカット領域を設けたことを特徴とする半導体集積回路。
IPC (5件)：
H01L 21/76
, H01L 27/115
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 21/76 S
, H01L 27/10 434
, H01L 29/78 371
