特許

J-GLOBAL ID：200903007160724510

半導体不揮発性記憶装置およびその製造方法

発明者： 岸 敏幸 ,  戸井田 孝志
出願人/特許権者： シチズン時計株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平6-051662
公開番号（公開出願番号）：特開平6-338620
出願日： 1994年03月23日
公開日（公表日）： 1994年12月06日
要約：

【要約】【構成】 半導体基板11に設けるトンネル酸化膜13と窒化シリコン膜15とトップ酸化膜17とからなるメモリゲート絶縁膜19と、メモリゲート絶縁膜に隣接して設ける酸化シリコン膜21と窒化シリコン膜15とからなるMOSゲート絶縁膜23と、メモリゲート絶縁膜とMOSゲート絶縁膜との上に設けるゲート電極27と、ゲート電極の整合した領域に設けるソース領域31とドレイン領域33と、コンタクトホール41を有する層間絶縁膜39と、コンタクトホールを介してソース領域ドレイン領域と接続する配線43とを有する半導体不揮発性記憶装置およびその製造方法。【効果】 ゲート電極からの不純物の拡散を窒化シリコン膜で抑えることができる。このため、MOSトランジスタのしきい値電圧の変動を抑えることが可能となり、高い信頼性を有する半導体不揮発性記憶装置が得られる。

請求項（抜粋）：

半導体基板に設けるトンネル酸化膜と窒化シリコン膜とトップ酸化膜とからなるメモリゲート絶縁膜と、酸化シリコン膜と窒化シリコン膜とからなるMOSゲート絶縁膜と、メモリゲート絶縁膜とMOSゲート絶縁膜との上に設けるゲート電極と、ゲート電極の整合した領域に設けるソース領域ドレイン領域と、コンタクトホールを有する層間絶縁膜と、コンタクトホールを介してソース領域ドレイン領域と接続する配線とを有することを特徴とする半導体不揮発性記憶装置。

IPC (3件)：

H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434