特許

J-GLOBAL ID：200903007168616074

半導体装置およびその製造方法

発明者： 廣井 政幸 ,  植木 誠
出願人/特許権者： 日本電気株式会社
代理人 (3件)： 京本 直樹 ,  福田 修一 ,  河合 信明
公報種別：公開公報
出願番号（国際出願番号）：特願2002-183027
公開番号（公開出願番号）：特開2004-031497
出願日： 2002年06月24日
公開日（公表日）： 2004年01月29日
要約：

【課題】余剰な設備投資を抑制し、かつ高い生産性を保持して、Cuを主成分とする配線材を用いた多層配線構造の配線層間において、物理的、電気的に良好な接続を形成することによって、安価で信頼性の高い高集積回路となる半導体装置とその製造方法を提供する。【解決手段】ダマシン法を用いてCu6を主配線材とする多層配線構造を形成する際に、配線材の埋込みを行うまえに、低温でTi5A、TaN5B、Ta5Cを順次積層した構成のバリアメタルを形成する。【選択図】 図1

請求項（抜粋）：

半導体素子が形成された基板上に、絶縁体膜に溝もしくは孔を形成した後に配線材となる導体を充填して、該絶縁体膜より前に形成される下部の導体部分と電気的に接合する部位を含有する配線層を有し、該溝もしくは孔を充填する配線材の主材料における銅の含有率が90%である半導体装置の製造方法において、 該溝または孔への主配線材の充填前に、4A族もしくは4B族の元素を主成分とする第1の導電膜をあらかじめ下部の導体部の上面に250°C以下の温度で形成する工程を有することを特徴とする半導体装置の製造方法。

IPC (1件)：

H01L21/768

FI (1件)：

H01L21/90 A

Fターム (33件)：

5F033HH11 ,  5F033HH18 ,  5F033HH21 ,  5F033HH22 ,  5F033HH32 ,  5F033HH34 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ21 ,  5F033JJ22 ,  5F033JJ32 ,  5F033JJ34 ,  5F033KK11 ,  5F033KK21 ,  5F033KK32 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP02 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ16 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ92 ,  5F033RR04 ,  5F033RR06 ,  5F033SS15