特許
J-GLOBAL ID：200903007186216300
半導体装置の製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-225103
公開番号（公開出願番号）：特開平6-037117
出願日： 1992年07月31日
公開日（公表日）： 1994年02月10日
要約：
【要約】【目的】 2段リセス構造をリセス幅等のバラツキのない、均一性良く製造する。【構成】 2段リセス構造の下段の第1のリセスを得るのにオーバーハング形状を有するレジストパターン84を形成し、これを用いて光アシストエッチングを行って、その上部開口幅で規定される第1リセス75を形成し、その前、又は後の工程でウエットエッチングを行ってその下部開口幅で規定される上段の第2のリセス76を形成する。あるいは、第1のリセスと第2のリセスの形成工程を完全に分けて行う。あるいは、上段リセスの開口幅を最初に形成する絶縁膜パターンの長さにより、あるいはPMGIのサイドエッチング量の制御性の高さにより規定する。【効果】 ロット間、ウェハ間で均一性に優れる2段リセス構造を得る。
請求項（抜粋）：
2段リセスの下段リセスにゲート電極を有する2段リセス型電界効果型トランジスタを製造する方法において、半導体基板上に形成した半導体活性層上にフォトレジストを塗布し、パターニングを行って上部リセスが形成される位置にゲート電極が形成される位置を除いて開口部を形成する工程と、上記フォトレジストをマスクとして開口部を通して上記半導体活性層をエッチングして所望の寸法のダミーゲートをその中央に残すよう上部リセスの両側部に相当する凹部を形成する工程と、該上部リセスの2つの凹部内に絶縁物を封入する工程と、上記絶縁物を封入した上部リセス及び半導体活性層からなる面上に上記ダミーゲートより幅の広い開口部をフォトレジストの塗布,パターニングによって形成する工程と、上記フォトレジストをマスクとしてその開口部を通してドライエッチングを行い上記2つの凹部内の絶縁物を一部除去する工程と、残った絶縁膜をマスクとして上記ダミーゲート及びその下部の半導体層をエッチングして下部リセスを形成することにより2段リセスを得る工程と、該2段リセスの下段リセス領域内にゲート電極金属を真空蒸着し、リフトオフしてゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/338
, H01L 29/812
, H01L 21/302
