特許

J-GLOBAL ID：200903007200083830

フラッシュ・メモリ・デバイス

発明者： ミッキイ・リー・フランドリッチ ,  オーウェン・ジュングロス ,  ママン・ラシド ,  リチャード・ジェイ・ドゥラント
出願人/特許権者： インテル・コーポレーション
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平6-150644
公開番号（公開出願番号）：特開平7-105072
出願日： 1994年06月09日
公開日（公表日）： 1995年04月21日
要約：

【要約】【目的】 フラッシュ・アレイ・コントローラー回路とユーザの間でページ・バッファー回路を共有し、フラッシュメモリ・デバイスへのプログラミング処理能力を高める。【構成】ページ・バッファー回路はプレーンAとプレーンBからなり、そこではプレーンAとBは各々スタティック・ランダム・アクセス・メモリ・アレイを搭載している。ページ・バッファー回路は、ユーザ・モードにおいてホスト・バスでプレーンAとBに対するアクセスと、フラッシュ・アレイ・コントローラー・モードにおいてフラッシュ・アレイ・コントローラーに依るプレーンAとBに対するアクセスを可能にする、モード制御回路を更に有している。

請求項（抜粋）：

フラッシュ・メモリ・デバイスにおいて、複数のフラッシュ・セルからなるフラッシュ・セル・アレイと、プログラム設定及び消去オペレーションをフラッシュ・セル・アレイ上で実施するフラッシュ・アレイ・コントローラー回路と、複数のページ・プレーンを搭載するページ・バッファー回路であって、各ページ・プレーンが各々スタティック・ランダム・アクセス・メモリ・アレイからなり、ページ・バッファー回路はユーザ・モードにおいてのホスト・バスでページ・プレーンに対するアクセスとフラッシュ・アレイ・コントローラー・モードにおいてのフラッシュ・アレイ・コントローラーに依るページ・プレーンに対するアクセスを可能にするモード制御回路を更に有して、なおかつ、ユーザ・モードとフラッシュ・アレイ・コントローラー・モードは少なくとも1つの制御信号によって決定される、前記のページ・バッファー回路と、コマンドをホスト・バスで受け、そのコマンドによってページ・プレーンをユーザとフラッシュ・アレイ・コントローラー・モードに割り当てる制御信号を生成するインタフェース回路とを有しているフラッシュ・メモリ・デバイス。

IPC (2件)：

G06F 12/00 560 ,  G11C 16/06

引用特許：

審査官引用 (4件)

• 半導体ディスク装置
  公報種別：公開公報   出願番号：特願平5-052815   出願人：シャープ株式会社
• 特開平4-167297
  
• 特開昭61-153728
  
• 特開昭58-051367