適応能力を有するメモリ素子

発明者： , , , , ,
出願人/特許権者：
代理人 (2件)：齋藤和則 , 伊東哲也
公報種別：公表公報
出願番号（国際出願番号）：特願2009-508668
公開番号（公開出願番号）：特表2009-537055
出願日： 2007年05月10日
公開日（公表日）： 2009年10月22日
要約：

複数のアナログメモリセル(32)を有するメモリ(28)中に、データを記憶させる方法が、アナログメモリセルの各達成可能な記憶能力を推定する工程を含む。メモリセルには、推定された達成可能な能力に基づいて、メモリセル中に記憶されるべきデータ量を定義する各記憶構成が割り当てられる。割り当てられた各記憶構成に基づいて、メモリセル中にデータが記憶される。アナログメモリセルの達成可能な記憶構成は、メモリがホストシステムに組み込まれ、ホストシステム中にデータを記憶させるために用いられた後に、再推定される。記憶構成は、再推定された達成可能な能力に応答して修正される。【選択図】図1

請求項（抜粋）：

複数のアナログメモリセルを有するメモリ中に、データを記憶させる方法であって、前記方法が、アナログメモリセルの各達成可能な記憶能力を推定する工程と、前記推定された達成可能な能力に基づいて、メモリセル中に記憶されるべきデータ量を定義する各記憶構成を、メモリセルに割り当てる工程と、割り当てられた各記憶構成に基づいて、メモリセル中にデータを記憶する工程と、メモリがホストシステムに組み込まれ、前記ホストシステム中にデータを記憶させるために用いられた後に、アナログメモリセルの各達成可能な記憶構成を再推定する工程と、前記再推定された達成可能な能力に応答して、前記記憶構成を修正する工程とを含む方法。

IPC (3件)：

G11C 16/02 , G11C 16/06 , G06F 12/16

FI (5件)：

G11C17/00 641 , G11C17/00 611Z , G11C17/00 639C , G06F12/16 310C , G06F12/16 310R

Fターム (25件)：

5B018GA04 , 5B018GA06 , 5B018HA14 , 5B018HA35 , 5B018KA01 , 5B018KA15 , 5B018NA01 , 5B018NA06 , 5B018QA15 , 5B125BA02 , 5B125BA08 , 5B125BA19 , 5B125CA11 , 5B125CA28 , 5B125DB08 , 5B125DB19 , 5B125DE08 , 5B125DE15 , 5B125EA01 , 5B125EA05 , 5B125EK01 , 5B125EK02 , 5B125FA01 , 5B125FA04 , 5B125FA05

引用特許：

出願人引用 (5件)

米国特許6,363,008号
米国特許6,456,528号
米国特許5,930,167号

全件表示

審査官引用 (7件)

記憶システム
公報種別：公開公報出願番号：特願平8-098628 出願人：株式会社東芝
記憶システム
公報種別：公開公報出願番号：特願2001-136435 出願人：株式会社東芝
動的可変長誤り訂正符号
公報種別：公開公報出願番号：特願2002-226457 出願人：ヒューレット・パッカード・カンパニー

全件表示

前のページに戻る