特許

J-GLOBAL ID：200903007210490710

半導体集積回路装置

発明者： 大西 良史 ,  斉藤 修 ,  守屋 聡 ,  金森 裕美
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2000-209776
公開番号（公開出願番号）：特開2002-026271
出願日： 2000年07月11日
公開日（公表日）： 2002年01月25日
要約：

【要約】【課題】 同一基板上にCMOSトランジスタ、容量素子および抵抗素子を有する半導体集積回路装置の信頼性を向上することのできる技術を提供する。【解決手段】 第1の多結晶シリコン膜9aによってnチャネル型MISFETQnのゲート電極9nと、pチャネル型MISFETQpのゲート電極9pと、容量素子PIPの下部電極13とを形成した後、第2の多結晶シリコン膜15aによって容量素子PIPの上部電極15と、抵抗素子Rの抵抗体18とを形成する。

請求項（抜粋）：

CMOSトランジスタと、容量素子と、抵抗素子とを同一基板上に有する半導体集積回路装置であって、前記CMOSトランジスタのゲート電極と前記容量素子の下部電極とを第1の導電膜で構成し、前記容量素子の上部電極と抵抗素子の抵抗体とを第2の導電膜で構成することを特徴とする半導体集積回路装置。

IPC (4件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/8238 ,  H01L 27/092

FI (3件)：

H01L 27/04 C ,  H01L 27/04 P ,  H01L 27/08 321 A

Fターム (21件)：

5F038AC05 ,  5F038AC16 ,  5F038AR09 ,  5F038AZ10 ,  5F038CD18 ,  5F038EZ13 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ18 ,  5F038EZ20 ,  5F048AA05 ,  5F048AA07 ,  5F048AA09 ,  5F048AC03 ,  5F048AC10 ,  5F048BA01 ,  5F048BF02 ,  5F048BF03 ,  5F048BF06 ,  5F048BF07 ,  5F048DA25